JPS6142158A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS6142158A JPS6142158A JP16155684A JP16155684A JPS6142158A JP S6142158 A JPS6142158 A JP S6142158A JP 16155684 A JP16155684 A JP 16155684A JP 16155684 A JP16155684 A JP 16155684A JP S6142158 A JPS6142158 A JP S6142158A
- Authority
- JP
- Japan
- Prior art keywords
- diameter cylindrical
- cylindrical portion
- connection
- small diameter
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体から形成された集積回路素子（以下、Ｉ
Ｃチップという）を内装する半導体パッケージに関し、
特に、外部リードの代りに接続用導体パッドが設けられ
た半導体パッケージの構造に関するものである。
Ｃチップという）を内装する半導体パッケージに関し、
特に、外部リードの代りに接続用導体パッドが設けられ
た半導体パッケージの構造に関するものである。
半導体パッケージには種々の形態のものがあるが、その
うちの一つとして、上記の如く外部リードが具備されな
いで形成されたものがある。このような半導体パッケー
ジは、通常、ＬＣＣ（リードレスチップキャリア）と呼
ばれるものや、ＰＣＣ（プラスチックチップキャリア）
と呼ばれるものがあり、外部リードの代りに接続用導体
パッドが設けられ、この接続用導体パッドが、例えば、
ブリント板に予め設けられたバッドと接続されることに
より、プリント板に実装される。
うちの一つとして、上記の如く外部リードが具備されな
いで形成されたものがある。このような半導体パッケー
ジは、通常、ＬＣＣ（リードレスチップキャリア）と呼
ばれるものや、ＰＣＣ（プラスチックチップキャリア）
と呼ばれるものがあり、外部リードの代りに接続用導体
パッドが設けられ、この接続用導体パッドが、例えば、
ブリント板に予め設けられたバッドと接続されることに
より、プリント板に実装される。
第５図は従来の半導体パッケージ１０を説明するための
図であって、（イ）は半導体パッケージ１０のパッケー
ジ本体１１の平面図、（ロ）は（イ）の矢印Ａ方向から
みた側面図でプリント板２０上に実装された状態を示す
図、（ハ）はく口）の矢印Ｂ方向からみたパッケージ本
体１１の下面図である。尚、この半導体パッケージ１０
は、実際上は、パッケージ本体ｌｌの上面に上蓋（図示
なし）が配設されて形成されるが、第５図では上蓋を省
略して示しである。パッケージ本体１１は上面に開口が
設けられた有底中空角筒状に形成され、その底面中央部
にＩＣチップ１２を収納するための角形凹所１１ａが設
けられ、この凹所１１ａ Ｒりの底面上に複数本の導体
パターン１３が配列して設けられている。導体パターン
１３の一端側はボンディングワイヤ１４を介してＩＣチ
ップ１２と電気的に接続される。そして、導体パターン
１３の他端側は本体１１内部に配設されたスルーホール
１５を介して本体１１の下面に設けられた接続用導体バ
ッド１６に電気的に接続される。この接続用導体パッド
１６は、第５図（ロ）に示すように、プリント板２０上
に予め設けられたプリント板２０側の接続用導体バッド
２１上に重畳載置され、これら両省が半田を用いて接続
される。
図であって、（イ）は半導体パッケージ１０のパッケー
ジ本体１１の平面図、（ロ）は（イ）の矢印Ａ方向から
みた側面図でプリント板２０上に実装された状態を示す
図、（ハ）はく口）の矢印Ｂ方向からみたパッケージ本
体１１の下面図である。尚、この半導体パッケージ１０
は、実際上は、パッケージ本体ｌｌの上面に上蓋（図示
なし）が配設されて形成されるが、第５図では上蓋を省
略して示しである。パッケージ本体１１は上面に開口が
設けられた有底中空角筒状に形成され、その底面中央部
にＩＣチップ１２を収納するための角形凹所１１ａが設
けられ、この凹所１１ａ Ｒりの底面上に複数本の導体
パターン１３が配列して設けられている。導体パターン
１３の一端側はボンディングワイヤ１４を介してＩＣチ
ップ１２と電気的に接続される。そして、導体パターン
１３の他端側は本体１１内部に配設されたスルーホール
１５を介して本体１１の下面に設けられた接続用導体バ
ッド１６に電気的に接続される。この接続用導体パッド
１６は、第５図（ロ）に示すように、プリント板２０上
に予め設けられたプリント板２０側の接続用導体バッド
２１上に重畳載置され、これら両省が半田を用いて接続
される。
これにより、半導体バフケージ１０はプリント板２０上
に実装される。
に実装される。
（発明が解決しようとする問題点）
上記構成のものにあっては、各導体パターン１３の長さ
が長短不揃いであり、例えば、第５図（イ）の導体パタ
ーン１３−１と１３−２は極端に長さが異なり、このた
め導体パターンのクロストークが発注し易いという問題
や、長い導体パターンは短いものと対比してその導体抵
抗が極端に増大化されるという問題がある。また、ボン
ディングワイヤ１４もその長短の差が大となり、長いも
のは遠心加速試験等において、所定の信頼性が得られな
い場合がある。さらに、パッケージ本体１１が長方形（
角形）であるために、無駄な部分があってパッケージ１
０全体の体積が増大化される傾向にあり、パッケージ１
０実装の高密度化に対して不利である。また、パッケー
ジ１０（Ｉｃチップ１２）の稼働時にはその発生熱によ
り、パッケージ１０及びプリント板２０は過熱されて熱
膨張をくり返す、そして、これら両者の熱膨張係数が異
なるため、これら両者を接着している半田に無理な力が
作用することになり、この結果、半田の疲労破壊により
、回路の導通不良又は導通不能を招くおそれがある。
が長短不揃いであり、例えば、第５図（イ）の導体パタ
ーン１３−１と１３−２は極端に長さが異なり、このた
め導体パターンのクロストークが発注し易いという問題
や、長い導体パターンは短いものと対比してその導体抵
抗が極端に増大化されるという問題がある。また、ボン
ディングワイヤ１４もその長短の差が大となり、長いも
のは遠心加速試験等において、所定の信頼性が得られな
い場合がある。さらに、パッケージ本体１１が長方形（
角形）であるために、無駄な部分があってパッケージ１
０全体の体積が増大化される傾向にあり、パッケージ１
０実装の高密度化に対して不利である。また、パッケー
ジ１０（Ｉｃチップ１２）の稼働時にはその発生熱によ
り、パッケージ１０及びプリント板２０は過熱されて熱
膨張をくり返す、そして、これら両者の熱膨張係数が異
なるため、これら両者を接着している半田に無理な力が
作用することになり、この結果、半田の疲労破壊により
、回路の導通不良又は導通不能を招くおそれがある。
本発明は、上記問題点を解消した半導体パッケージを提
供するものであり、その手段として、大径円筒部と小径
円筒部を一体的に形成した半導体パッケージであうで、
前記大径円筒部内部に集積回路素子を内装し、前記小径
円筒部の外表面に外部に接続するための複数個の接続用
導体パッドを配列して設けると共に、該小径円筒部外周
に嵌合ねじを設けた半導体パッケージが提供される６そ
して１．前記小径円筒部の基端側外周に接続用導体パッ
ドを設け、先端側外周に嵌合ねじを設けたものが好まし
い。
供するものであり、その手段として、大径円筒部と小径
円筒部を一体的に形成した半導体パッケージであうで、
前記大径円筒部内部に集積回路素子を内装し、前記小径
円筒部の外表面に外部に接続するための複数個の接続用
導体パッドを配列して設けると共に、該小径円筒部外周
に嵌合ねじを設けた半導体パッケージが提供される６そ
して１．前記小径円筒部の基端側外周に接続用導体パッ
ドを設け、先端側外周に嵌合ねじを設けたものが好まし
い。
また、前記小径円筒部外周に設けた嵌合ねじのねじ山相
互間に接続用導体パッドを設けたものも好ましい。
互間に接続用導体パッドを設けたものも好ましい。
また、前記小径円筒部の先端面に接続用導体パッドを設
けたものも好ましい。
けたものも好ましい。
また、前記小径円筒部の基端側外周に嵌合ねじを設け、
先端側に嵌合部を設け、該嵌合部の先端面に接続用導体
パッドを設けたものも好ましい。
先端側に嵌合部を設け、該嵌合部の先端面に接続用導体
パッドを設けたものも好ましい。
（作 用）
上記半導体パッケージは、円筒形に形成されているため
、ＩＣチップを内装する大径円筒部の内部底面中央部に
ＩＣチップ収納用の凹所（キャビティ）を設け、この周
りに複数本の導体パターンを放射状に配列してほぼ均−
長さに設けることができる。また、ボンディングワイヤ
の長さもほぼ均一に設けることができる。また、接続用
導体パターンを半田付けすることなく、ねじ嵌合により
相手側の接続用導体パターンに圧接して接続することが
できる。さらに、平面形状が円形であるため、パッケー
ジ全体の体積を必要最小限にとどめることができる。
、ＩＣチップを内装する大径円筒部の内部底面中央部に
ＩＣチップ収納用の凹所（キャビティ）を設け、この周
りに複数本の導体パターンを放射状に配列してほぼ均−
長さに設けることができる。また、ボンディングワイヤ
の長さもほぼ均一に設けることができる。また、接続用
導体パターンを半田付けすることなく、ねじ嵌合により
相手側の接続用導体パターンに圧接して接続することが
できる。さらに、平面形状が円形であるため、パッケー
ジ全体の体積を必要最小限にとどめることができる。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図から第４図は本発明の詳細な説明するための図で
ある。尚、これらの図において、同一部分又は相当部分
は同一符合を付して示しである。
ある。尚、これらの図において、同一部分又は相当部分
は同一符合を付して示しである。
第１図は本発明の第１実施例３ｏ−１を示す図で、（イ
）はそのパッケージ本体３１の斜視図（但し一部断面）
、（ロ）は（イ）の矢印Ｃ方向がらみた平面図、（ハ）
は（イ）のパッケージ本体３１°を実装するプリント板
５ｏの一部を示す図である。
）はそのパッケージ本体３１の斜視図（但し一部断面）
、（ロ）は（イ）の矢印Ｃ方向がらみた平面図、（ハ）
は（イ）のパッケージ本体３１°を実装するプリント板
５ｏの一部を示す図である。
尚、本実施例ではパッケージ本体３１の上面に上蓋（図
示なし）が配置固定されるが、図を分り易くするために
図示を省略しである。パッケージ本体３１は大径円筒部
３２と小径円筒部３３が一体的に形成されたものである
。大径円筒部３２はその端面が開口された有底の中空円
筒状に形成され、その底面３２ａの中央部にＩＣチンブ
３４を収納する凹所（キャビティ）３２ｂが設けられる
。そして、凹所３２ｂ周りに複数本の導体パターン３５
が放射状に配列され、はぼ均−長さに設けられる。これ
ら導体パターン３５の一端側はボンディングワイヤ３６
を介しＩＣチンブ３４と電気的に接続される。小径円筒
部３３はその基端側外周面上に外部に接続するための接
続用導体バッド３７が複数個配列して設けられる。これ
らのバッド３７は小径円筒部３３の内部に設けられたス
ルーホール３８及び内部導体パターン３９を介して前記
ボンディングワイヤ３６に接続された導体パターン３５
の他端側と電気的に接続される。また、小径円筒部３３
の外周には接続確認用バッド３７−１が設けられる。こ
のバッド３７−１はスルーホール３８及び内部導体パタ
ーン３９を介して大径円筒部３２の上面に導通され、さ
らに上蓋の上面に設けられた接続確認用導体バッド（第
２図、符合３７−２参照）に導通される。尚、この上蓋
の導体バッドは大径円筒部３２の外周面に設けてもよい
。また、スルーホール３８は予め導体が含浸されて形成
されている。
示なし）が配置固定されるが、図を分り易くするために
図示を省略しである。パッケージ本体３１は大径円筒部
３２と小径円筒部３３が一体的に形成されたものである
。大径円筒部３２はその端面が開口された有底の中空円
筒状に形成され、その底面３２ａの中央部にＩＣチンブ
３４を収納する凹所（キャビティ）３２ｂが設けられる
。そして、凹所３２ｂ周りに複数本の導体パターン３５
が放射状に配列され、はぼ均−長さに設けられる。これ
ら導体パターン３５の一端側はボンディングワイヤ３６
を介しＩＣチンブ３４と電気的に接続される。小径円筒
部３３はその基端側外周面上に外部に接続するための接
続用導体バッド３７が複数個配列して設けられる。これ
らのバッド３７は小径円筒部３３の内部に設けられたス
ルーホール３８及び内部導体パターン３９を介して前記
ボンディングワイヤ３６に接続された導体パターン３５
の他端側と電気的に接続される。また、小径円筒部３３
の外周には接続確認用バッド３７−１が設けられる。こ
のバッド３７−１はスルーホール３８及び内部導体パタ
ーン３９を介して大径円筒部３２の上面に導通され、さ
らに上蓋の上面に設けられた接続確認用導体バッド（第
２図、符合３７−２参照）に導通される。尚、この上蓋
の導体バッドは大径円筒部３２の外周面に設けてもよい
。また、スルーホール３８は予め導体が含浸されて形成
されている。
さらに、小径円筒部３３の先端側には嵌合ねじ４０が設
けられている。
けられている。
さて、本実施例３０−１が実装されるプリント板５０は
、（ハ）図に示すように、小径円筒部３３を嵌合可能に
形成された円形穴部５１が設けられている。この穴部５
１の内周面に前記小径円筒部３３の接続用導体パッド３
７に対応して配列形成された接続用導体パッド５２と接
続確認用パッド５２−１が設けられる。これらのバッド
５２は内部導体パターン５３及びスルーホール５４に接
続され、かつバッド５２−１はプリント板５０の上面に
設けられた接続確認用バッド５２−２に内部導体パター
ン５３及びスルーホール５４を介して導通される。
、（ハ）図に示すように、小径円筒部３３を嵌合可能に
形成された円形穴部５１が設けられている。この穴部５
１の内周面に前記小径円筒部３３の接続用導体パッド３
７に対応して配列形成された接続用導体パッド５２と接
続確認用パッド５２−１が設けられる。これらのバッド
５２は内部導体パターン５３及びスルーホール５４に接
続され、かつバッド５２−１はプリント板５０の上面に
設けられた接続確認用バッド５２−２に内部導体パター
ン５３及びスルーホール５４を介して導通される。
円形穴部５１の底面には前記小径円筒部３３の嵌合ねじ
４０を耀合せしめる雌ねじ部５５が設けられている。さ
て、このように形成された円形穴部５１に本実施例３０
−１を挿入してねじ込みながら、これら両者に設けられ
た接続確認用バッド３７−１と５２−１の導通チェック
を外部に露出して設けた本実施例３０−１のバッドとプ
リント板５０のバッド５２−２を用いて行なう。そして
接続確認用バッド３７−１と５２−１の接続が確認され
た時点で他の接続用導体パッド３７と５２がそれぞれ対
応する相手と互に圧接されて接続される。尚、このとき
、本実施例３０−１の一時的ゆるみ止め（仮固定）手段
としては、大径円筒部３２の下面とプリント板５０の上
面との間に予め弾性部材、例えば、ねじ座金（図示なし
）等を介在させておく、そして、回路機能試験等の試験
が終了して最終的には接着剤等の固定材を用いて、プリ
ント板５０に本実施例３０−１が固定される。
４０を耀合せしめる雌ねじ部５５が設けられている。さ
て、このように形成された円形穴部５１に本実施例３０
−１を挿入してねじ込みながら、これら両者に設けられ
た接続確認用バッド３７−１と５２−１の導通チェック
を外部に露出して設けた本実施例３０−１のバッドとプ
リント板５０のバッド５２−２を用いて行なう。そして
接続確認用バッド３７−１と５２−１の接続が確認され
た時点で他の接続用導体パッド３７と５２がそれぞれ対
応する相手と互に圧接されて接続される。尚、このとき
、本実施例３０−１の一時的ゆるみ止め（仮固定）手段
としては、大径円筒部３２の下面とプリント板５０の上
面との間に予め弾性部材、例えば、ねじ座金（図示なし
）等を介在させておく、そして、回路機能試験等の試験
が終了して最終的には接着剤等の固定材を用いて、プリ
ント板５０に本実施例３０−１が固定される。
従って、本実施例３０−１に依れば、導体パターン３５
の長さをほぼ均一に形成できるので、導体パターンのク
ロストークの発生防止及び導体抵抗の増大化の防止を図
ることが可能である。また、ボンディングワイヤ３６の
長さもほぼ均一に設定できるのでボンディングワイヤ全
体として一様な信頼性を得ることが可能である。また、
接続用導体パッド３７を相手側のバッド５２に圧接して
接続することができるので、半田付けが不要となり、温
度変化に対する接続部の信頼性の向上を図ることが可能
である６さらには平面形状が円形であるため、パッケー
ジ全体の体積を必要最小限にとどめることができるので
、パフケージ実装の高密度化に有利である。
の長さをほぼ均一に形成できるので、導体パターンのク
ロストークの発生防止及び導体抵抗の増大化の防止を図
ることが可能である。また、ボンディングワイヤ３６の
長さもほぼ均一に設定できるのでボンディングワイヤ全
体として一様な信頼性を得ることが可能である。また、
接続用導体パッド３７を相手側のバッド５２に圧接して
接続することができるので、半田付けが不要となり、温
度変化に対する接続部の信頼性の向上を図ることが可能
である６さらには平面形状が円形であるため、パッケー
ジ全体の体積を必要最小限にとどめることができるので
、パフケージ実装の高密度化に有利である。
第２図は第２実施例３０−２を示す図である。本実施例
は、基本的には前出の第１実施例３０−１と同様に形成
されたものであるが、小径円筒部３３の外周に設けた嵌
合ねじ４０のねじ山相互間に接続用導体パッド３７と接
続確認用パッド３７−１を設けた点が第１実施例３０−
１と相違する主な点である。本実施例３０−２の場合も
、小径円筒部３３に対応する円形穴部をプリント板に設
け、第１実施例３０−１の場合と同様な要領でプリント
板に実装される。本実施例３０−２は、構造が若干簡素
化されるという利点があり、その他の作用、効果は第１
実施例３０−１と同様である。尚、符合３７−２は上面
に設けられた接続確認用パッドを示している。
は、基本的には前出の第１実施例３０−１と同様に形成
されたものであるが、小径円筒部３３の外周に設けた嵌
合ねじ４０のねじ山相互間に接続用導体パッド３７と接
続確認用パッド３７−１を設けた点が第１実施例３０−
１と相違する主な点である。本実施例３０−２の場合も
、小径円筒部３３に対応する円形穴部をプリント板に設
け、第１実施例３０−１の場合と同様な要領でプリント
板に実装される。本実施例３０−２は、構造が若干簡素
化されるという利点があり、その他の作用、効果は第１
実施例３０−１と同様である。尚、符合３７−２は上面
に設けられた接続確認用パッドを示している。
第３図は第３実施例３０−３を示す図である。本実施例
３０−３は、前出の第２実施例３０−２とほぼ同様な形
状に形成されたものであるが、小径円筒部３３の端面上
に接続用導体バッド３７と接続確認用パッド３７−１が
設けられた点が第２実施例３０−２と相違する主な点で
あり、プリント板への実装は第２実施例３０−２の場合
と同様にして行なわれる。従って、本実施例３０−３は
、第２実施例３０−２と同様に構造が若干簡素化される
という利点があり、その他の作用、効果は前出の第１実
施例３０−１と同様である。
３０−３は、前出の第２実施例３０−２とほぼ同様な形
状に形成されたものであるが、小径円筒部３３の端面上
に接続用導体バッド３７と接続確認用パッド３７−１が
設けられた点が第２実施例３０−２と相違する主な点で
あり、プリント板への実装は第２実施例３０−２の場合
と同様にして行なわれる。従って、本実施例３０−３は
、第２実施例３０−２と同様に構造が若干簡素化される
という利点があり、その他の作用、効果は前出の第１実
施例３０−１と同様である。
第４図は第４実施例３０−４を示す図である。本実施例
３０−４は、基本的には前出の第１実施例３０−１と同
様に形成されたものであるが、その小径円筒部３３の基
端側外周に嵌合ねじ４０を設け、先端側にプリント板５
０との嵌合部３３ａを設け、さらに嵌合部３３ａの端面
に前出の第３実施例３０−３と同様に接続用導体パッド
３７と接続確認用パッド３７−１（共に図示なし）を設
けた点が第１実施例３０−１と相違する主な点である。
３０−４は、基本的には前出の第１実施例３０−１と同
様に形成されたものであるが、その小径円筒部３３の基
端側外周に嵌合ねじ４０を設け、先端側にプリント板５
０との嵌合部３３ａを設け、さらに嵌合部３３ａの端面
に前出の第３実施例３０−３と同様に接続用導体パッド
３７と接続確認用パッド３７−１（共に図示なし）を設
けた点が第１実施例３０−１と相違する主な点である。
本実施例３０−４は、嵌合ねじ４０を放熱性の良好な部
材、例えばアルミ板６０に設けられた雌ねじ部６０ａに
螺合させてから、その嵌合部３３ａをプリント板５０の
円形穴部５１に嵌入し、プリント板５０上にｑルミ板６
０と共にねじ６１を用いて固定される。従って、本実施
例３０−４は発生熱の放熱作用を向上させ得るという利
点があり、その他の作用、効果は前出の第１実施例と同
様である。
材、例えばアルミ板６０に設けられた雌ねじ部６０ａに
螺合させてから、その嵌合部３３ａをプリント板５０の
円形穴部５１に嵌入し、プリント板５０上にｑルミ板６
０と共にねじ６１を用いて固定される。従って、本実施
例３０−４は発生熱の放熱作用を向上させ得るという利
点があり、その他の作用、効果は前出の第１実施例と同
様である。
以上詳細に説明したように、本発明によれば、ボンディ
ングワイヤと接続される導体パターンの長さをほぼ均一
に形成して導体パターンのクロストークの発生防止及び
導体抵抗の増大化防止を図ることができる。また、ボン
ディングワイヤの長さもほぼ均一に設定できるのでボン
ディングワイヤ全体として一様な信頼性を得ることがで
きる。
ングワイヤと接続される導体パターンの長さをほぼ均一
に形成して導体パターンのクロストークの発生防止及び
導体抵抗の増大化防止を図ることができる。また、ボン
ディングワイヤの長さもほぼ均一に設定できるのでボン
ディングワイヤ全体として一様な信頼性を得ることがで
きる。
また、外部への接続用導体バッドを相手側のバッドに圧
接して接続することができるので、半田付けが不要とな
り、温度変化に対する接続部の信頼性を向上することが
できる。さらには、平面形状が円形であるため、パッケ
ージ全体の体積を必要最小限に形成することができパッ
ケージ実装の高密度化を図ることができる。
接して接続することができるので、半田付けが不要とな
り、温度変化に対する接続部の信頼性を向上することが
できる。さらには、平面形状が円形であるため、パッケ
ージ全体の体積を必要最小限に形成することができパッ
ケージ実装の高密度化を図ることができる。
第１図は本発明の第１実施例を示す図であって、（イ）
はそのパッケージ本体３１の斜視図（但し、一部断面）
、（ロ）は（イ）の矢印Ｃ方向からみた平面図、（ハ）
は（イ）のパフケージ本体３１を実装するプリント板５
０の一部を示す図、第２図は本発明の第２実施例を示す
図、第３図は本発明の第３実施例を示す図、第４図は本
発明の第４実施例を示す図、第５図は従来の半導体パッ
ケージを示す図であって、（イ）はそのパッケージ本体
１１の平面図、（ロ）は（イ）の矢印Ａ方向からみた側
面図（但し、一部断面）でプリント板２０上に実装され
た状態を示す図、（ハ）はく口）の矢印Ｂ方向からみた
下面図である。 ３０−１ 、３０−２ 、３０−３ 、３０−４・一本
発明の第１，２゜３．４実施例（半導体パッケージ）、 ３１−・パッケージ本体、 ３２−大径円筒部、３３・
−小径円筒部、 ３４−集積回路素子（ＩＣチップ）、 第２図 第３図 ゝ３７−２ 名４図
はそのパッケージ本体３１の斜視図（但し、一部断面）
、（ロ）は（イ）の矢印Ｃ方向からみた平面図、（ハ）
は（イ）のパフケージ本体３１を実装するプリント板５
０の一部を示す図、第２図は本発明の第２実施例を示す
図、第３図は本発明の第３実施例を示す図、第４図は本
発明の第４実施例を示す図、第５図は従来の半導体パッ
ケージを示す図であって、（イ）はそのパッケージ本体
１１の平面図、（ロ）は（イ）の矢印Ａ方向からみた側
面図（但し、一部断面）でプリント板２０上に実装され
た状態を示す図、（ハ）はく口）の矢印Ｂ方向からみた
下面図である。 ３０−１ 、３０−２ 、３０−３ 、３０−４・一本
発明の第１，２゜３．４実施例（半導体パッケージ）、 ３１−・パッケージ本体、 ３２−大径円筒部、３３・
−小径円筒部、 ３４−集積回路素子（ＩＣチップ）、 第２図 第３図 ゝ３７−２ 名４図
Claims (1)
- 【特許請求の範囲】 １、大径円筒部と小径円筒部を一体的に形成した半導体
パッケージであって、前記大径円筒部内部に集積回路素
子を内装し、前記小径円筒部の外表面に接続するための
複数個の接続用導体パッドを配列して設けると共に、該
小径円筒部外周に嵌合ねじを設けたことを特徴とする半
導体パッケージ。 ２、前記小径円筒部の基端側外周に接続用導体パッドを
設け、先端側外周に嵌合ねじを設けた特許請求の範囲第
１項に記載の半導体パッケージ。 ３、前記小径円筒部外周に設けた嵌合ねじのねじ山相互
間に接続用導体パッドを配列して設けた特許請求の範囲
第１項に記載の半導体パッケージ。 ４、前記小径円筒部の先端面に接続用導体パッドを配列
して設けた特許請求の範囲第１項に記載の半導体パッケ
ージ。 ５、前記小径円筒部の基端側外周に嵌合ねじを設け、先
端側に嵌合部を設け、該嵌合部の先端面に接続用導体パ
ッドを設けた特許請求の範囲第１項に記載の半導体パッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16155684A JPS6142158A (ja) | 1984-08-02 | 1984-08-02 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16155684A JPS6142158A (ja) | 1984-08-02 | 1984-08-02 | 半導体パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142158A true JPS6142158A (ja) | 1986-02-28 |
Family
ID=15737349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16155684A Pending JPS6142158A (ja) | 1984-08-02 | 1984-08-02 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142158A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173561A (ja) * | 2004-12-16 | 2006-06-29 | Seoul Semiconductor Co Ltd | ヒートシンク支持リングを有するリードフレーム、それを使用した発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ |
| US7748873B2 (en) | 2004-10-07 | 2010-07-06 | Seoul Semiconductor Co., Ltd. | Side illumination lens and luminescent device using the same |
-
1984
- 1984-08-02 JP JP16155684A patent/JPS6142158A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7748873B2 (en) | 2004-10-07 | 2010-07-06 | Seoul Semiconductor Co., Ltd. | Side illumination lens and luminescent device using the same |
| US7901113B2 (en) | 2004-10-07 | 2011-03-08 | Seoul Semiconductor Co., Ltd. | Side illumination lens and luminescent device using the same |
| JP2006173561A (ja) * | 2004-12-16 | 2006-06-29 | Seoul Semiconductor Co Ltd | ヒートシンク支持リングを有するリードフレーム、それを使用した発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ |
| JP2009206529A (ja) * | 2004-12-16 | 2009-09-10 | Seoul Semiconductor Co Ltd | ヒートシンク支持リングを有するリードフレーム、それを使用した発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ |
| JP4523496B2 (ja) * | 2004-12-16 | 2010-08-11 | ソウル半導体株式会社 | 発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889323A (en) | Semiconductor package and method of manufacturing the same | |
| US4618739A (en) | Plastic chip carrier package | |
| US5734555A (en) | Shared socket multi-chip module and/or piggyback pin grid array package | |
| US5939779A (en) | Bottom lead semiconductor chip stack package | |
| KR0135585B1 (ko) | 반도체 장치용 패키지 및 반도체 장치 | |
| KR940022808A (ko) | 반도체 디바이스 및 그 제조방법과 리이드 프레임 및 탑재기판 | |
| KR920001691A (ko) | 제로 전력 ic 모듈 | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0383368A (ja) | 半導体装置 | |
| US5193053A (en) | Plastic packaged semiconductor device | |
| KR930002810B1 (ko) | 반도체장치 | |
| US4012768A (en) | Semiconductor package | |
| JP4653383B2 (ja) | パッケージ化半導体装置およびその製作方法 | |
| JPS6142158A (ja) | 半導体パツケ−ジ | |
| TW299488B (ja) | ||
| US4520384A (en) | Power semiconductor component for cooling by boiling or liquids | |
| JPS6174356A (ja) | 半導体装置 | |
| US4805007A (en) | Flip chip module | |
| JPH06103731B2 (ja) | 半導体パッケ−ジ | |
| JPS60144252U (ja) | 半導体装置 | |
| JPH0497554A (ja) | 高放熱型半導体パッケージ | |
| JP2000331733A (ja) | Ｉｃソケット取付構造 | |
| JPS5812447Y2 (ja) | 半導体装置 | |
| KR970013141A (ko) | 패키지를 이용한 노운 굿 다이 제조장치 | |
| JPH07326692A (ja) | ベヤーチップｉｃ用ソケット |