JPS6139792A - 利得制御装置 - Google Patents
利得制御装置Info
- Publication number
- JPS6139792A JPS6139792A JP16122784A JP16122784A JPS6139792A JP S6139792 A JPS6139792 A JP S6139792A JP 16122784 A JP16122784 A JP 16122784A JP 16122784 A JP16122784 A JP 16122784A JP S6139792 A JPS6139792 A JP S6139792A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- control circuit
- gain
- circuit
- calibrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン受像機のコントラスト調整回
路等に好適な利得制御装置に関する。
路等に好適な利得制御装置に関する。
大型画面にカラーディスプレイが可能な投写型のテレビ
ジョン受像機は、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）
の３原色に対応して３本の投写管を用いており、画面の
コントラストのＷ４整は、３本の投写管について信号レ
ベルを合わせながら行なう必要がある。このため、一般
には、各投写管ごとに利得制御回路を設けた利得制御装
置が用いられ、コントラストの調整に際しては、すべて
の利得制御回路のゲインを一致させたまま、信号の増幅
比を変える必要があった。
ジョン受像機は、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）
の３原色に対応して３本の投写管を用いており、画面の
コントラストのＷ４整は、３本の投写管について信号レ
ベルを合わせながら行なう必要がある。このため、一般
には、各投写管ごとに利得制御回路を設けた利得制御装
置が用いられ、コントラストの調整に際しては、すべて
の利得制御回路のゲインを一致させたまま、信号の増幅
比を変える必要があった。
上記従来の利得制御装置は、各利得制御回路のゲインを
、個別に手動調整する関係−ヒ、同一ゲインを保つのが
難しく１．調整に時間がかかつてしまい、さらに一度調
整を終え、ても、周囲温度の変化等により各利得制御回
路間でゲインがばらついてしまうことがあり、再調整を
要するほどコントラストが劣化してしまうことがある等
の問題点があった。
、個別に手動調整する関係−ヒ、同一ゲインを保つのが
難しく１．調整に時間がかかつてしまい、さらに一度調
整を終え、ても、周囲温度の変化等により各利得制御回
路間でゲインがばらついてしまうことがあり、再調整を
要するほどコントラストが劣化してしまうことがある等
の問題点があった。
この発明は、上記問題点を解決したものであり複数の映
像信号に対し、各映像信号ごとに設けた利得制御回路と
、基準となる利得制御回路を除く他の利得制御回路に設
けられ、プランキン・グ期間に前記信号に代えてどの利
得制御回路にも共通に入力した較正用信号に゛対し、前
記基準となΣ利得制御回路の出力と同７ｖ、７″、′の
出力が得られるようゲインを較正する較正回路とから構
成したことを要旨と、するも卯ある。 、
・〔作用〕 この発明は、映像信号が入力される複数の利得制御回路
のうち、基準となる利得制御回路を除く他の利得制御回
路に設けた較正回路が、ブランキング期間に前記信号に
代って入力された較正用信号に対し、基準となる利得制
御回路の出力と同一レベルの出力が得られるよう、他の
利得制御回路のゲインを較正する。
像信号に対し、各映像信号ごとに設けた利得制御回路と
、基準となる利得制御回路を除く他の利得制御回路に設
けられ、プランキン・グ期間に前記信号に代えてどの利
得制御回路にも共通に入力した較正用信号に゛対し、前
記基準となΣ利得制御回路の出力と同７ｖ、７″、′の
出力が得られるようゲインを較正する較正回路とから構
成したことを要旨と、するも卯ある。 、
・〔作用〕 この発明は、映像信号が入力される複数の利得制御回路
のうち、基準となる利得制御回路を除く他の利得制御回
路に設けた較正回路が、ブランキング期間に前記信号に
代って入力された較正用信号に対し、基準となる利得制
御回路の出力と同一レベルの出力が得られるよう、他の
利得制御回路のゲインを較正する。
以下、この発明の実施例について、図面を参照して説明
する。図は、この発明の利得制御装置の一実施例を示す
回路図である。
する。図は、この発明の利得制御装置の一実施例を示す
回路図である。
図中、利得制御装置１は、テレビジョン受像機のコント
ラスト調整回路に適用されており、３原色に分解した映
像信号、すなわち赤色信号Ｅｒ。
ラスト調整回路に適用されており、３原色に分解した映
像信号、すなわち赤色信号Ｅｒ。
緑色信号Ｅｇ、青色信号Ｅｂの各信号源２「、２ｇ、２
ｂ゛に対応して、入力抵抗がＲｒ、 Ｒｇ、 Ｒｂ
で帰道抵抗がＲｆの反転増幅回路からなる利得制御回路
３ｒ、 ３ｇ、 ３ｂ が設けられている。なお、
各信号源２ｒ、 ２ｇ、 ２ｂ の出力インピー
ダンスは、利得制御回路３ｒ、 ３ｇ、 ３ｂ
の入力インピー、ダンスに比し十分小さいものとする。
ｂ゛に対応して、入力抵抗がＲｒ、 Ｒｇ、 Ｒｂ
で帰道抵抗がＲｆの反転増幅回路からなる利得制御回路
３ｒ、 ３ｇ、 ３ｂ が設けられている。なお、
各信号源２ｒ、 ２ｇ、 ２ｂ の出力インピー
ダンスは、利得制御回路３ｒ、 ３ｇ、 ３ｂ
の入力インピー、ダンスに比し十分小さいものとする。
各利得制御回路３ｒ、 ３ｇ、 ３ｂ は、垂直ブ
ランキング期間中電圧■８の基準電圧源４側に切し換わ
る切り換えスイッチ５を介して、対応する信号源２ｒ、
２ｇ、 ２ｂ に接続されており、このため垂
直走査期間のみ前記各信号Ｅｒ、 Ｈｇ、 Ｅｂ が、
利増幅される。
ランキング期間中電圧■８の基準電圧源４側に切し換わ
る切り換えスイッチ５を介して、対応する信号源２ｒ、
２ｇ、 ２ｂ に接続されており、このため垂
直走査期間のみ前記各信号Ｅｒ、 Ｈｇ、 Ｅｂ が、
利増幅される。
ところで、各利得制御回路”ｅ ３ｇ＠ ３ｂ
の入力抵抗Ｒｒ、 Ｒｇ、 Ｒｂ としては、発光
ダイオードＤｒ、 Ｄｇ、 Ｄｂ を流れる電流に応
じて抵抗値が変る光導電ホトカプラ６ｒ、 ６ｇ、
５ｂ を用いており、この実施例では、入力抵抗ｎ
ｇ、ｎ、ｂの抵抗値を、−垂直ブランキング期間中に入
力抵抗Ｒ・ｒの抵抗値に一致させるため、利得制御回路
３ｇ、３ｂに対し、それぞれ較正回路７ｇ、７ｂが設け
である。
の入力抵抗Ｒｒ、 Ｒｇ、 Ｒｂ としては、発光
ダイオードＤｒ、 Ｄｇ、 Ｄｂ を流れる電流に応
じて抵抗値が変る光導電ホトカプラ６ｒ、 ６ｇ、
５ｂ を用いており、この実施例では、入力抵抗ｎ
ｇ、ｎ、ｂの抵抗値を、−垂直ブランキング期間中に入
力抵抗Ｒ・ｒの抵抗値に一致させるため、利得制御回路
３ｇ、３ｂに対し、それぞれ較正回路７ｇ、７ｂが設け
である。
なお、入力抵抗Ｒ「゛・に接続したコントラスト調整用
基準電圧源８は、発光ダイオードと光導電セルが光結合
構成とされた光導電ホトカプラ１１ｇ。
基準電圧源８は、発光ダイオードと光導電セルが光結合
構成とされた光導電ホトカプラ１１ｇ。
１１ｂ￥介して光導電、ホトカプラ６ｇ、６ｂに接続さ
れてい□る。そして、入力抵抗Ｒｒの抵抗値は、光導電
ホトカプラ６ｒの発光ダイオードＤｒを流れる電流値に
より可変設定されるから、基準電圧源８の出力電圧Ｖｃ
Ｏ値、を調整すれば、入力抵抗Ｒｒの値が決定されるこ
とになる。
れてい□る。そして、入力抵抗Ｒｒの抵抗値は、光導電
ホトカプラ６ｒの発光ダイオードＤｒを流れる電流値に
より可変設定されるから、基準電圧源８の出力電圧Ｖｃ
Ｏ値、を調整すれば、入力抵抗Ｒｒの値が決定されるこ
とになる。
較正回路７ｇ、７ｂは、基準に選んだ利得制御口る比較
回路９と、比較回路９の出力を垂直走査周期でもって更
新されつつ記憶するアナログメモリ回路１０及び、抵抗
ＲとダイオードＤからなり、アナログ・メモリ回路１０
の出力により抵抗値を変える前述の光導電ホトカプラｌ
１ｇ 、 ｌｌｂとからなる。アナログメモリ回路１
０は、垂直ブランキング期間中のみ閉成するスイッチ１
２を介して、比較回路９に接続したバッファアンプ回路
１３と、このバッファアンプ回路１３０入力端子とアー
ス間に接続した記憶用コンデンサＣからなり、垂直ブラ
ンキング期間中に得た較正用電圧情報を、続く垂直走査
期間中記憶し、この記憶にもとづいて光導電ホトカプラ
ｌ１ｇ、ｌｌｂのダイオードＤを流れる電流を決定する
。
回路９と、比較回路９の出力を垂直走査周期でもって更
新されつつ記憶するアナログメモリ回路１０及び、抵抗
ＲとダイオードＤからなり、アナログ・メモリ回路１０
の出力により抵抗値を変える前述の光導電ホトカプラｌ
１ｇ 、 ｌｌｂとからなる。アナログメモリ回路１
０は、垂直ブランキング期間中のみ閉成するスイッチ１
２を介して、比較回路９に接続したバッファアンプ回路
１３と、このバッファアンプ回路１３０入力端子とアー
ス間に接続した記憶用コンデンサＣからなり、垂直ブラ
ンキング期間中に得た較正用電圧情報を、続く垂直走査
期間中記憶し、この記憶にもとづいて光導電ホトカプラ
ｌ１ｇ、ｌｌｂのダイオードＤを流れる電流を決定する
。
ここで、垂直ブランキング期間中の、各色の出力抵抗Ｒ
ｇ、Ｒｈの値を可変する。その結果、垂直ブランキング
期間ごとに、入力抵抗Ｒｇ、Ｒｂの抵抗値を入力抵抗Ｒ
ｒの抵抗値に一致させるように較正が行なわれる。従っ
て讐垂直走査期間が開始するまでには、すべての利得制
御回路３ｒ、３ｇｓ３ｂ のゲインは一致し、しかも
この一致に必要な光導電ホトカプラｌ１ｇ 、 ｌｌ
ｂを構成する光導電セルの抵抗値Ｒがアナログメモリ回
路１０に記憶される。
ｇ、Ｒｈの値を可変する。その結果、垂直ブランキング
期間ごとに、入力抵抗Ｒｇ、Ｒｂの抵抗値を入力抵抗Ｒ
ｒの抵抗値に一致させるように較正が行なわれる。従っ
て讐垂直走査期間が開始するまでには、すべての利得制
御回路３ｒ、３ｇｓ３ｂ のゲインは一致し、しかも
この一致に必要な光導電ホトカプラｌ１ｇ 、 ｌｌ
ｂを構成する光導電セルの抵抗値Ｒがアナログメモリ回
路１０に記憶される。
こうして、垂直ブランキング期間において、ゲイン調整
が行なわれ、続く垂直走査期間中、同一ゲインによる信
号Ｅｒ、 Ｅｇ、 Ｅｂ の増幅が行なわれる。この
ため、温度依存性をもつ利得制御回路３ｒ、 ３ｇ、
３ｂ のゲインは、垂直走査期間ごとに一致し、
これにより、周囲温度の変化に影響されない正確力信号
増幅が可能である。
が行なわれ、続く垂直走査期間中、同一ゲインによる信
号Ｅｒ、 Ｅｇ、 Ｅｂ の増幅が行なわれる。この
ため、温度依存性をもつ利得制御回路３ｒ、 ３ｇ、
３ｂ のゲインは、垂直走査期間ごとに一致し、
これにより、周囲温度の変化に影響されない正確力信号
増幅が可能である。
なお、コントラストの調整は、コントラスト調整用基準
電圧源８の基準電圧ｖｃを変えることにより行々われる
が、基準電圧■ｃを変えた場合も、利得制御回路３ｒ、
３ｇ、 ３ｂ のゲインは乱れることなく一致す
る。また、コントラストの調整は、直流制御により行な
われるため、安定したコントラスト調整が可能である。
電圧源８の基準電圧ｖｃを変えることにより行々われる
が、基準電圧■ｃを変えた場合も、利得制御回路３ｒ、
３ｇ、 ３ｂ のゲインは乱れることなく一致す
る。また、コントラストの調整は、直流制御により行な
われるため、安定したコントラスト調整が可能である。
このように、上記利得制御装置ｌによれば、映像信号が
入力される複数の利得制御回路３ｒ １ ３ｇ ｖ３ｂ
のうち、基準となる利得制御回路３ｒを除く他の利得
制御回路３ｇ、３ｂに設けた較正回路７ｇ５７ｂ に
より、ブランキング期間に前記信号に代って入力された
較正用信号に対し、基準となる利得制御回路３ｒの出力
と同一レベルの出力が得られるよう、他の利得制御回路
３ｇ、３ｂのゲインを較正するようにしたから、各利得
制御回路３ｒ、３ｇ＊３ｂ のゲインを、走査周期で
繰り返し較正することができ、従って周囲温度の変動と
いった外乱の影響を排して、複数の利得制御回路３ｒ、
３ｇ、 ３ｂのゲインを、常に同じゲインに揃え
ることができ、例えば赤、緑、青の各原色映像信号の増
幅比を同一値に設定すべき、コントラスト調整回路等に
好適である。
入力される複数の利得制御回路３ｒ １ ３ｇ ｖ３ｂ
のうち、基準となる利得制御回路３ｒを除く他の利得
制御回路３ｇ、３ｂに設けた較正回路７ｇ５７ｂ に
より、ブランキング期間に前記信号に代って入力された
較正用信号に対し、基準となる利得制御回路３ｒの出力
と同一レベルの出力が得られるよう、他の利得制御回路
３ｇ、３ｂのゲインを較正するようにしたから、各利得
制御回路３ｒ、３ｇ＊３ｂ のゲインを、走査周期で
繰り返し較正することができ、従って周囲温度の変動と
いった外乱の影響を排して、複数の利得制御回路３ｒ、
３ｇ、 ３ｂのゲインを、常に同じゲインに揃え
ることができ、例えば赤、緑、青の各原色映像信号の増
幅比を同一値に設定すべき、コントラスト調整回路等に
好適である。
以上説明したように、この発明によれば、映像信号が入
力される複数の利得制御回路のうち、基準となる利得制
御回路を除く他の利得制御回路に設けた較正回路により
、ブランキング期間に前記信号に代って入力された較正
用信号に対し、基準となる利得制御回路の出力と同一レ
ベルの出力が得られるよう、他の利得制御回路のゲイン
を較正するようにしたから、各利得制御回路のゲインを
、走査周期で繰り返し較正することができ、従って周囲
温度の変動といった外乱の影響を排して、複数の利得制
御回路のゲインを、常に同じゲインに揃えることができ
、これにより例えば赤、緑、青の各原色映像信号の増幅
比を同一値に設定すべき、コントラスト調整回路等に好
適である等の優れた効果を奏する。
力される複数の利得制御回路のうち、基準となる利得制
御回路を除く他の利得制御回路に設けた較正回路により
、ブランキング期間に前記信号に代って入力された較正
用信号に対し、基準となる利得制御回路の出力と同一レ
ベルの出力が得られるよう、他の利得制御回路のゲイン
を較正するようにしたから、各利得制御回路のゲインを
、走査周期で繰り返し較正することができ、従って周囲
温度の変動といった外乱の影響を排して、複数の利得制
御回路のゲインを、常に同じゲインに揃えることができ
、これにより例えば赤、緑、青の各原色映像信号の増幅
比を同一値に設定すべき、コントラスト調整回路等に好
適である等の優れた効果を奏する。
【図面の簡単な説明】
図は、この発明の利得制御装置の一実施例を示す回路図
である。 １・・・利得制御装置、２ｒ、 ２ｇ、 ２ｂ・・
・信号源、３ｒ、 ３ｇｙ ３ｂ・・・利得制御回
路、４・・・基準電圧源％ ７ｇ＊ ７ｂ”・較正回路
、８−・・コントラスト調整用基準電圧源、９・・・比
較回路、１０・・・アナログメモリ回路、ｌｌｇｙ
ｌｌｒ・・・光−電ホトカプラ。 、３ｒ
である。 １・・・利得制御装置、２ｒ、 ２ｇ、 ２ｂ・・
・信号源、３ｒ、 ３ｇｙ ３ｂ・・・利得制御回
路、４・・・基準電圧源％ ７ｇ＊ ７ｂ”・較正回路
、８−・・コントラスト調整用基準電圧源、９・・・比
較回路、１０・・・アナログメモリ回路、ｌｌｇｙ
ｌｌｒ・・・光−電ホトカプラ。 、３ｒ
Claims (1)
- 複数の映像信号に対し、各映像信号ごとに設けた利得制
御回路と、基準となる利得制御回路を除く他の利得制御
回路に設けられ、ブランキング期間に前記信号に代えて
どの利得制御回路にも共通に入力した較正用信号に対し
、前記基準となる利得制御回路の出力と同一レベルの出
力が得られるようゲインを較正する較正回路とから構成
してなる利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16122784A JPS6139792A (ja) | 1984-07-31 | 1984-07-31 | 利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16122784A JPS6139792A (ja) | 1984-07-31 | 1984-07-31 | 利得制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139792A true JPS6139792A (ja) | 1986-02-25 |
Family
ID=15731044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16122784A Pending JPS6139792A (ja) | 1984-07-31 | 1984-07-31 | 利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139792A (ja) |
-
1984
- 1984-07-31 JP JP16122784A patent/JPS6139792A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4340904A (en) | Automatic gray scale tracking system for cathode ray display devices | |
| GB2042308A (en) | Automatic crt biasing system | |
| US4277798A (en) | Automatic kinescope biasing system with increased interference immunity | |
| EP0154527B1 (en) | Video signal processor with bias error compensation | |
| US4207592A (en) | Automatic kinescope bias control circuit | |
| JPH0348509A (ja) | 精密電子回路構成要素の安定化と較正 | |
| US4554578A (en) | Error compensated control system in a video signal processor | |
| JPH027552B2 (ja) | ||
| JPS6139792A (ja) | 利得制御装置 | |
| GB2069796A (en) | Colour temperature control circuits | |
| US4502079A (en) | Signal sampling network with reduced offset error | |
| EP0074081A2 (en) | Signal processing unit | |
| JP2740211B2 (ja) | 映像信号補正回路 | |
| US4308555A (en) | Television picture display device | |
| US4346400A (en) | Matrix circuits | |
| US4482921A (en) | Level shifter for an automatic kinescope bias sampling system | |
| JPS6139794A (ja) | 電子アツテネ−タ装置 | |
| KR100244668B1 (ko) | 컬러 텔레비젼 장치에서의 색차신호 매트릭스 및 버퍼회로 | |
| JPH02218207A (ja) | 利得制御回路 | |
| JPS6043988A (ja) | 自動ホワイトバランス調整装置 | |
| KR900003545Y1 (ko) | 자동 휘도 제어회로 | |
| CA1219353A (en) | Video signal processor with bias error compensation | |
| JPH069376B2 (ja) | ガンマ補正回路 | |
| JPS623970Y2 (ja) | ||
| JPS6181097A (ja) | 映像信号処理回路 |