JPH0348509A - 精密電子回路構成要素の安定化と較正 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般的には電子回路に関し、一層詳しく言えば
、対数増幅器のような精密アナログ回路構成要素の較正
と安定化に関する． 対数増幅器のような精密アナログ電子構成要素は種々の
用途で使用されている．その１つの用途は光学スキャナ
である．光学スキャナとは，入射光パターンを読み、こ
の光パターンの輝度に従って変化する電気信号を発生す
る装置のことである．この電気信号を次に一連のディジ
タル・ビットに変換し、コンピュータで読み取ることが
できる．スーパーマーケットの会計ラインで使用されて
いる万能製品コード・スキャナがたいていの人にとって
馴染のある簡単なタイプのスキャナである． もっと複雑なスキャナは書類や写真のような複雑な画像
のコンピュータ読み取り可能な表示を行う．次いで、コ
ンピュータを用いて画像表示を編集し、テキストのよう
な他の画像またはデータと組合わせ、画像増強のような
他の操作を行う．このような装置では、コンピュータ読
み取り可能画像の印刷は所望の形になるまで延期される
ことがある．この方法についての新しい用途はほとんど
毎日のように出現している．ほぼすべてのコンピュータ
使用者がリポート、メモその他のビジネス書類の作成で
スキャナを日常的に使用するようになるのはもう時間の
問題Ｃすぎない．コンピュータ読み取り可能画像表示を
作るために，スキャナは光源と光検出器とを使用する．
光源は画像の或る特定のポイント、すなわち、ビクセル
に合焦し、このピクセルで反射してきた光の量を光検出
器で測定する．光検出器の出力がこうしてピクセルの輝
度を表わす電圧となる．この電圧が変化し得る範囲は電
圧のダイナミックレンジとして知られている． 光検出器のアナログ電圧出力は、次いで、アナログ・デ
ィジタル変換器によって量子化される。

量子化プロセスはこの電圧を整数を表わす二進数に変換
し、これがコンピュータに読み取られる．光源は次に別
のピクセルに合焦し、このプロセスは画像全体が走査さ
れるまで継続する．アナログ電圧を整数に変換するプロ
セスには必ず或る種の妥協が伴なう．整数を表わすのに
利用するビット数が増えれば増えるだけ、それだけ利用
できる独特の整数の範囲が広くなる．このことは、順次
に、利用できる強度レベルの数が大きくなるので，より
良い品質で量子化された画像を意味する．同様に、カラ
ー画像が量子化される場合，画像品質は主要色の各々に
おける利用できる個々のレベルの数が増えるにつれて高
まることになる． しかしながら、或るビクセルの強度を量子化するのに用
いられるビットの数が増えるにつれて、特に画像を記憶
するの必要なコンピュータ・メモリの量も増えるので、
機器のコストも増大することになる。

その結果，光検出器出力のようなビデオ信号のダイナミ
ックレンジを圧縮するために対数増幅器かきわめて頻繁
に用いられる．対数増幅器の使用により、或る特定の画
像品質を得るのに必要なビット数がかなり減る。たとえ
ば、対数増幅器が用いられるとき、８ビットのアナログ
・ディジタル変換器か標準のＴＶ画像における強度範囲
に接近するに充分なコントラストを与えることは一般に
認められている。対数増幅器がない場合には、回し画像
品質を得るには１２ビット必要である。

人間の視覚系の非線形感度（画像輝度にほぼ反比例する
）の故に，この用途でも対数増幅器が用いられる．アナ
ログ・ディジタル変換に先立つ対数増幅ステージは個々
の強度レベルを視覚感度に関してより効率良くするのに
貢献し、知覚された画像品質の損失なしにビットの数を
減らすのを可能とする． しかしながら、対数増幅器の導入には別の妥協も伴なう
。というのは、対数増幅器の入力電圧にいかなる小さな
差か生じても、それが出力に伝えられ、入力電圧によっ
て左右されるファクタ分だけ増幅される．これは対数増
幅器のゲインが入力電圧の非線形対数関数として変化す
るという事実を原因とする．対数ゲイン曲線の勾配が入
力電圧範囲の下限で特に急勾配となるので、入力電圧が
低い場合に上記の問題か特に大きくなる。

したがって、対数増幅器のところに現われるいかなる望
ましくないオフセット電圧も、たとえば、ノイズ、構成
要素の公差、設計の不精密さ、温度や供給電圧に伴なう
ドリフト等て生じるいかなるオフセット電圧も対数増幅
器に非線形の影響を与えることになる。事実、このよう
な望ましくないオフセットはいずれも実際の入力電圧が
低い場合には拡大されることになる。このようなオフセ
ット電圧の影響を最小限に抑えるには、対数増幅器を注
意深く安定化し、温度制御を非常に厳密に行うことがし
ばしば必要となる。

従来方法の１つては、いかなるオフセット電圧も無効化
するボテンシオメー夕を配置することによって対数増幅
器におけるこの影響を補正している。たとえば，　Ｂｅ
ｒｌｉｎ，　Ｈｏｗａｒｄ，　Ｍ．の’Ｏｐｅｒａｔｉ
ｏｎａｌ　　Ａ［Ｉｐｌｉｆｉｅｒｓ』（１９７９：　
Ｈｅａｔｈ　Ｃｏｍｐａｎｙ，　ＢｅｎｔｏｎＨａｒｂ
ｏｒ，　Ｍｉｃｈｉｇａｎ）　．第５−１１〜５−１４
頁を参照されたい。しかしながら，この方法では、ボテ
ンシオメー夕を定期的に較正するために熟練した技術が
必要である。

別の技術としては、整合トランジスタ対を使用すること
があるか、これはＳｈｅｉｎｇｏｌｄ，　Ｄａｎｉｅｌ
，ｅｄ．，’Ｎｏｎｌｉｎｅａｒ　Ｃｉｒｃｕｉｔｓ　
ｌｌａｎｄｂｏｏＪ　　（１９７６：Ａｎａｌｏｇ　Ｄ
ｅｖｉｃｅｓ，　Ｉｎｃ．，Ｎｏｒｗｏｏｄ，　Ｍａｓ
ｓａｃｈｕｓｅｔｔｓ）のｆｆｉ１７９〜１８Ｂ頁に記
載されている。しかしながら、整合トランジスタ対は高
価であり、たとえ費用か正当化されたとしても、半導体
装置は時間の経過につれて動作の安定性か低下するので
ある。これは，少なくとも一部は、内部的に発生するシ
リコン拡散を原因とする。

最初に述べた方法はボテンシオメー夕を再調整するのに
反復した人間の介入を必要とするが、２番目の方法では
温度補正か限られる。これらの方法を品質増幅器と一緒
に使用した場合でも、長い期間にわたれば、あるいは、
広い温度スパンにわたれば、完全ではない。したがって
、これらの方法のいずれか一方でもあるいは両方で、ヌ
ルポイント不安定性が生じる。ヌルポイント安定性の欠
如、特に感度が最重要となる用途でのその欠如は，無視
できない。人間の眼は輝度レベルの小さい変化も特に低
い光レベルでは非常に鋭敏に感知するので、画像のディ
ジタル化は対数増幅器の動作が安定していなければなら
ない用途の１つである．カラー画像スキャナではいかな
る不安定もなおさらに無視できない。このようなスキャ
ナは，普通、赤、緑、青の原色の各々に１つずつ、各ピ
クセル毎に３つの光検出器出力を有する．これら３つの
光検出器出力が相互に再組合わせされてディジタル化さ
れた画像を生威するので、チャンネルのうちの１つでな
んらかのオフセットがあれば，望ましくない色相不均衡
が生じることになる． ここで必要とされるのは、オフセット電圧や経時的に生
じる他の動作ドリフトにまったく感応しないように対数
増幅器の出力を安定化させる方法である．これによれば
、量子化プロセスは画像毎に繰り返すことができかつ多
重出力チャンネルを横切って変らないようにすることが
できる．対数増幅器のような精密回路構成要素に伴なう
また別の問題は、システム全体の精度が対数増幅器がど
のくらい正確であるかに依存するという事実から生じる
．したがって、或る種の従来システムは対数増幅器の較
正を行っている．たとえば、１９８２年　６月ｌ５日に
Ｒｏｏｓに許された米国特許第４，３３５，３８４号を
参照されたい．このシステムでは，対数増幅器を較正す
るのに指数減衰するアナログ信号を使用している．この
方法では、対数増幅器応答についての遅延時間をあらか
じめ算定しておかなければならない． 実際には，対数増幅器応答性をあらかじめ正確に見積る
のは非常に難しい．特に低い入力電圧範囲では難しい。

対数増幅器の帯域幅がこの範囲内で非常に低いため、そ
して、入力電圧が高まるにつれて変化するため、対数増
幅器を通しての信号伝播の遅延は入力レベルによっても
変化する．多くの用途において、このような困難にもか
かわらず、非線形回路構成要素の伝達関数を正確に特徴
付けなければならない．特に、「対数増幅器」の応答性
は近似的に対数的であるにすぎず、特に入力電圧範囲の
下限では、対数的動作とはかなり隔たりがある．さらに
，温度変動等の結果として，伝達関数が時間の経過と共
に変化しがちである．したがって、すえ付け作業や保守
作業のときに訓練した技術を使用する場合ばかりでなく
、正規のシステム動作中に自動的に使用することのでき
る較正手段が必要となる．そのため、この較正手段は比
較的迅速、正確に作動し、効率良く、信頼性がなければ
ならない．この能力があるならば、対数増幅器の観察出
力に測定済みの伝達関数の逆数を適用することによって
、入力電圧を信頼性をもってかつ正確に算出することか
できるようになろう． 簡単に言えば、本発明に従って４％ｉ戊した装置は、ア
ナログ入力信号で作動するように配還した対数増幅器の
ような精密アナログ回路構成要素を包含する．対数増幅
器のフィートパック・ループ内にはサンプル・アンド・
ホールド回路が設けてある．対数増幅器の入力は周期的
に基準電圧に結合され、同時に、サンプル・アンド・ホ
ールド回路はサンプル・モート（セットされる．好まし
い基準電圧は０ボルトである。次に、対数増幅器の入力
部でのいかなるオフセット電圧も，サンプル・アンド・
ホールド回路を介して，対数増幅器の入力部に形威され
た加算ノードに負のフィードバックとして結合される。

これは対数増幅器出力をＯに向って方向付け、自動的に
いかなるオフセット電圧もキャンセルする．充分な整定
時間の後に、サンプル・アンド・ホールド回路がホール
ド・モードに置かれ，対数増幅器をＯ出力に駆動するの
に加算結節点で必要とされるいかなるバイアスもホール
ドする．次いで、対数増幅器が意図した正規の動作を再
開することができる。すなわち，アナログ入力信号の対
数増幅を行うことができる． このシーケンスは便利な時点で周期的に繰り返されて正
しいオフセット電圧を維持し、それによって、作動条件
の変化を補正する．たとえば、画像スキャナでこの回路
を使用するとき、対数増幅器は画像のすべてのラインが
走査された後に再安定化され得る． さらに、対数増幅器の伝達関数は一連の既知の入力電圧
に対するその応答性を周期的に測定する回路によって決
定され得る．この回路はディジタル・アナログ変換器と
，対数増幅器入力部にある加算ノードに或る既知の電圧
を印加する選択式ゲイン増幅器とを包含する。選択式ゲ
イン増幅器を使用すると、入力レベルのダイナミックレ
ンジおよび精度をかなり高めることができる．固定記憶
装！　（ＲＯＭ）のようなメモリからのデータ・ワード
がディジタル・アナログ変換器へ入力を与える．このメ
モリからの別のデータ・ビットか選択式ゲイン増幅器を
制御する。カウンタのような適当な回路がメモリにアド
レス出力を与える。

周期的に、コンピュータはカウンタに計数を行わせるこ
とによって較正シーケンスを開始する。

カウンタは、順次、メモリ、次いで、デイジタル・アナ
ログ変換器および増幅器にアトレスを送って対数増幅器
に一連のアナログ電圧を与える。

サンプル・アント・ホールド回路の動作によっていかな
るオフセットも自動的にキャンセルされるため、これら
の電圧の正確な値は既知のものてある．次いで，アナロ
グ・ディジタル変換器出力か第２のメモリ（ハッファと
して作用する）に記憶され，最終的に、コンピュータに
よって読み取られ得る． 多数の既知の入力に対する対数増幅器の応答性をこうし
て測定した後，コンピュータはラグランシュ補間法のよ
うな方法を用いて測定点から対数増幅器の伝達関数の逆
数を決定する．アナログ入力信号についての対数増幅器
の通常動作中、コンピュータは補間された値を用いるこ
とによって測定済みの対数増幅器出力を対応する入力に
変換する。

この配置はいくつかの利点を有する。対数増幅器はいか
なるオフセット電圧を自動的に排除することによって安
定化される。したがって、その出力は時間の経過につれ
てより一層予測できるようになり、再較正シーケンスを
手動で行う熟練技術は不要となる。カラー画像スキャナ
のような用途では、赤、緑、青のチャンネルと組み合わ
された異なった対数増幅器からの出力間の安定した関係
を維持し，色相の不均衡を防止するのに本発明配置は使
用できる。

他の利点は対数増幅器の伝達関数を特徴付けるのに用い
られる回路から得られる。再較正は人間の介入なしに自
動的かつ迅速に行われ得る。入力較正値のメモリベース
のシーケンスを使用すると，複雑なテスト・パターンを
製作する際に融通性が増し、対数増幅器（または他の非
線形構成要素）の伝達関数または他の特性の測定を容易
にするように所望に応じて調節することかできる。アト
レス・カウンタを使用すると、対数増幅器に与えられる
既知の入力電圧とアナロク・ディジタル変換器からの被
監査出力との粘密な一致を得ることかでき、回路を通し
ての未知の可変時間遅延についての問題を避けることか
てきる。こうして得られた較正手順は従来技術よりも効
率か良く、信頼性があり、もっと便利てある。

本発明の上記の利点ならびに別の利点は添付図面に関連
した以下の説明を読むことによってもっと良く理解して
貰えよう。

先に説明したように、本発明の一局面は対数増幅器のよ
うな精密アナログ回路構成要素をそのフィートパック・
ループにサンプル・アンド・ホールド回路を設置するこ
とによって安定化することにある。対数増幅器の通常の
動作は周期的に中断され、サンプル・アント・ホールド
回路がサンプル・モートに置かれる。次に，既知の基準
電圧か対数増幅器の入力部に与えられる。したかって、
対数増幅器の出力部のいかなるオフセット電圧もサンプ
ル・アント・ホールド回路を通して対数増幅器の入力部
に形成された加算ノードに送られ、対数増幅器出力をＯ
に向って駆動する。これはオフセット電圧を自動的にキ
ャンセルする．充分な整定時間の後、サンプル・アンド
・ホールド回路はホールド・モートに置かれ、対数増幅
器は正規の動作を再開することを許される。

これをさらに説明するために、第１図を参照して、ここ
には本発明を応用している画像ディジタライザ，あるい
は、スキャナ１０が示してある。

従来同様に、スキャナ１０は光源１１、光検出器１２，
対数増幅器１４，アナログ・ディジタル変換器１６を包
含する。作動にあたって、光源１ｌは画像源ｌ３の或る
特定の画素すなわちビクセルに合焦させられ、このピク
セルに入射した光の量か光検出器ｌ２によって測定され
る。この光検出Ｎｌ２は光強度レベルを示すアナログ電
圧を発生する． このアナログ電圧は次にダイナくツクレンジ圧縮のため
に対数増幅器ｌ４に送られ、次いで、最終的に，アナロ
グ・ディジタル変換器１６に送られる．アナログ・ディ
ジタル変換器ｌ６は、その出力として、ビクセルの相対
的光強度を表わすＭ−ビット二進数を与える．Ｍ−ビッ
ト二進数は次にインテーフェースｌ７を通してコンピュ
ータｌ８に送られる．このインテーフェースｌ７はコン
ピュータｌ８のための入出力バスを包含すると右利であ
る．次いで、光［１１と光検出器ｌ２の入射点を変える
か，あるいは、画像ｌ３を移動させるかすることによっ
て，画像の付加的なポイントが異なったビクセルに光源
１１を合焦させることによって走査される．こうして、
コンピュータ１８は一連の走査されたピクセルから画像
全体を組み立てることができる． しかしながら、従来システムと異なり，スキャナｌＯは
対数増幅器ｌ４の入力部に現われるいかなる寄生オフセ
ット電圧もキャンセルすることによって対数増幅器１４
の動作を安定化する回路２０も包含する．この安定化回
路２０はサンプル・アンド・ホールド回路２ｌと，スイ
ッチ・コントローラ２２と，スイッチ２３と，バッファ
増幅器２４と、２６で示す抵抗器Ｒｌと，２８で示す抵
抗器Ｒ２とを包含する．サンプル・アンド・ホールド回
路２１の入力部は対数増幅器ｌ４の出力部に接続してあ
る．サンプル・アンド・ホールド回路２ｌの出力部は２
７で示すノードＮｌに接続してあり，このノードＮｌは
対数増幅器１４の反転入力端子として役立ち，そして、
増幅器２４、２ｌ４の出力部のための加算接合点として
も役立つ。

安定化回路２０の詳細について′の以下の説明はその好
ましい構成，配置の説明で始まる。所望の効果を得るよ
うに安定化回路２０がどのように作動するかについての
説明は次の通りである．たとえば、対数増幅器ｌ４はフ
ィードバック経路内に配置してあって対数ゲイン特性を
与えるダイオード１４４を看する反転演算増幅器を包含
する基本的な対数増幅器モデルとして示してある。

ダイオード１４４の陽極はノードＮｌのところで対数増
幅器入力端子に接続され、陰極はｙ４算増幅器１４２の
出力端子に接続されている．対数ゲインを与える他の回
路を図示の対数増幅器ｌ４の代わりに用いることもでき
る． また，たとえば、サンプル・アンド・ホールド回路２ｌ
は，スイッチ２１２と，２１６で示すコンデンサＣＩと
、別の演算増幅器２１４とを包含するものとして示して
ある．スイッチ２１２は対数増幅器ｌ４の出力を受け取
り、スイッチ２１２が閉じている場合には，この対数増
幅器出力を通過させてコンデンサＣＩを充電する．スイ
ッチ２ｌ２の状態はスイッチ・コントローラ２２によっ
て制御される．演算増幅！Ｉ２１４はコンデンサＣｌを
ノードＮｌを通して放電しないように隔離するバッファ
として作用する． こうして、スイッチ２１２が閉じているとき、サンプル
・アンド・ホールド回路２ｌはサンプル・モードにある
と言える．これは、コンデンサＣｌを横切っての，それ
故、演算増幅器２１４の出力部のところの電圧がスイッ
チ２１２への電圧入力とほほ等しくなるからである。ス
イッチ２１２が開いたとき、コンデンサＣ１を横切る電
圧は、もはや、スイッチ２１２への入力部のところの電
圧のレベルに追従することはなくなり，サンプル・アン
ト・ホールド回路２１の出力は完全に一定に留まること
になる．もちろん、この出力は任意の利用できる寄生抵
抗によってコンデンサＣ１の放電率で崩壊することにな
る． スイッチ２３およびバッファ増幅器２４は光吹出器ｌ２
と対数増幅器ｌ４の間で信号経路内に配置されている．
スイッチ・コントローラ２２からの指令があると、スイ
ッチ２３は，光検出器ｌ２の出力か，あるいは、２５で
示す接地ノードＮ２によって与えられるような基準電圧
かを増輻器２４に送る．次いで、バッフ１増福器がスイ
ッチ２３の出力を抵抗器Ｒｌを通してノードＮｌに与え
る． これらの構成要素の動作についての説明を続けるが、そ
れによって，安定化回路２０が対数増幅器１４の出力部
に現われる任意のオフセット電圧をどのように補正する
かが理解して貰えよう。まず，スイッチ・コントローラ
２２はスイッチ２３を周期的にセットして、ノードＮ２
のところの接地基準電圧をバッファ増幅器２４、したが
って、ノードＮ１に接続する。任意の整定移行に充分な
時間の後に、スイッチ・コントローラ２２はスイッチ２
１２を閉ざすことによってサンプル・アント・ホールド
回路２ｌをサンプル・モードにセットする。

この配置では、対数増幅器ｌ４に送られる電圧か公称Ｏ
ボルトの場合，対数増幅器１４の出力部に現われる電圧
は入力部に現われる望ましくないオフセット電圧による
。しかしながら、この望ましくないオフセット電圧はサ
ンプル・アンド・ホールド回路２１の出力部にも現われ
ることになり、Ｎ１から減算されるような極性を有する
。したがって、対数増幅器１４およびサンプル・アンド
・ホールド回路２１は、適当な整定時間の後、対数増幅
器ｌ４の出力が本当にＯボルトとなるボイントに到達し
、それによって、いかなるオフセット電圧も効果的に空
とされる。

安定化プロセスが完了すると、光検出器ｌ２からの信号
についての対数増幅器ｌ４の正常動作が再開できる。し
かしながら、スイッチ・コントローラ２２は、まず、ス
イッチ２１２を開いてノードＮ１のところで適切な空白
状態を保持しなければならない。次に、光検出器１２の
出力が対数増幅器ｌ４およびアナログ・ディジタル変換
器１６によって再び処理され得るようにスイッチ２３が
セットされる。

第１図に示すこの特定のスキャナ装置用途ては、画像１
３において走査されるピクセルのすべてのライン毎にほ
ぼ一度ずつ安定化回路２０を作動させると同時に、光学
要素を同期化すると便利てあることがわかった。較正シ
ーケンスのこの間隔はコンデンサＣｌか多少とも放電す
る時間よりも充分に短いが，スキャナ１０の正常動作と
の干渉を避けるのに充分な長さである。安定化がダイナ
ミックに生じるために、時間経過、温度変化等による対
数増幅器ｌ４の動作におけるいかなるドリフトの影響も
事実上排除される。

第１図に示す回路は対数増幅器ｌ４の入力が或る単一の
基準電圧（たとえば、０ボルト）であるときに観察され
る任意のオフセット電圧を空白にするか、ときには，可
能な入力電圧範囲にわたる対数増幅器ｌ４の動作、した
がって、その伝達関数を決定することか望ましいことも
ある。一般的に言って、これは第２図に示す実施例によ
って達戊され得る。ここでは、許容入力電圧範囲内の多
数のポイントで対数増幅器１４の伝達関数、特に、その
ゲインを周期的に特徴付ける。この特徴付けの結果，各
ありそうなアナログ・デイジタル出力を補間された対数
増幅器入力値と関係させるルックアップ・テーブルを作
成することになる。

対数増幅器は、そのゲインが入力電圧と逆比例で変化す
るので，小さな入力レベルでの摂動に一層敏感である．
したかって，本発明では、伝達関数の測定は低い入力値
範囲内でより精密に実施される。これは真数数列を有す
る一連の入力電圧を印加することによってなされる。

一層詳しく言えば，特徴付けはディジタル・アナログ変
換器３２を周期的に用いて対数増幅器入力ノードＮｌに
既知の入力電圧を印加することによって達或される。ノ
ードＮｌのところは電圧は選択式ゲイン増幅器３４によ
ってさらに制御される。固定記憶装置（ＲＯＭ）のよう
なメモリ３ｌがディジタル・アナログ変換器３２に入力
を与え，選択式ゲイン増幅器３４のゲインを選択する。

次に、コンピュータにアナログ・ディジタル変換器１６
の出力を演算させることによって、この既知の電圧入力
に対する対数増幅器ｌ４の応答性が決定される。

多数のデータ・ポイントがこうして測定された後２コン
ピュータは測定ポイントをラグランシェ補間法等によっ
て多項式曲線に適用することによって対数増幅器の応答
性を精密に決定することができる。次いで，対数増幅器
ｌ４の正常動作中に，コンピュータがその出力を受け取
ったとき、補間されたポイントが用いられて実際の対数
増幅器入力電圧レベルをより精密に決定する。換言すれ
ば、実際の対数増幅器入力電圧、それ故、実際の光検出
器ｌ２の出力は，対数増幅器１４の測定された伝達関数
の逆数を用いることによって対数増幅器出力から決定さ
れる． 第１図の実施例と同様に、第２図のスキャナ１０は光源
１１と、光検出器ｌ２と、対数増幅器ｌ４と、アナログ
・ディジタル変換器ｌ６と，安定化回路２０とを包含す
る．しかしながら，このスキャナｌＯはたった今説明し
た伝達関数特徴付けを実施する較正回路３０も包含する
．この較正回路３０はカウンタ３６と，メモリ３ｌと，
ディジタル・アナログ変換器３２と、３ポジション・ス
イッチ３３と，選択式ゲイン増幅器３４と、もう１つの
メモリ３８とからなる．明らかなように、較正動作のう
ちの或る種のものはコンピュータｌ８によっても実施さ
れる． メモリ３ｌは所望のテスト入力電圧を表わす多数のデー
タ・ワードでプログラムを組まれる．各データ・ワード
の或る部分はディジタル・アナログ変換器３２に与えら
れ，他の部分は選択式ゲイン増幅器３４の動作を制御す
る． 曲線３５で示すように、データ・ワードはメモリ３ｌの
アドレス入力が増分されるにつれて値が増大するように
順序付けられると好ましい．この値の増大は指数的（す
なわち、真数的）であると好ましく、その場合、たいて
いのテスト値は低い範囲で現われる．したがって、たと
えば、メモリ３ｌから最初に読み出されたワードはｌの
値分ずつ異なり、後のワードがもっと大きい量ずつ異な
ると好ましい．このようにして、対数増幅器の伝達関数
のより多くのサンプルが最低電圧範囲（摂動の影響を最
も受けやすい範囲）内で取り出される．各値が多数の時
点で繰り返されてその結果生じた較正プロセスにおいて
充分な統計学的精度を保証することも好ましい．これに
ついては後に説明する． 図示実施例では，メモリ３ｌはあらかじめプログラムを
組まれた固定記憶装置（ＲＯＭ）であるが、特徴付けプ
ロセスが開始する前の適宜な時点でランダムアクセスメ
モリ（ＲＡＭ）３　１にコンピュータ１Ｂに適切なデー
タ・ワード・シーケンスを書き込ませることによってプ
ログラムを組んだものであってもよい． さらに、アドレス入力Ａがコンピュータ１８によってス
トローブされたときに順次に計数を行うカウンタ３６か
ら発生するように示してあるが、他のアドレス指定構成
も可能である． メモリ３１からのデータ・ビットＤ　ｉ　−Ｄ　Ｈはデ
ィジタル・アナログ変換器３２の入力部に送られる．デ
ィジタル・アナログ変換器を駆動するのに使用されるデ
ータ・ワード内のビット数Ｎはアナログ・ディジタル変
換器ｌ６のワード・サイズより大きくて，低い入力電圧
で対数増幅器ｌ４のより精密な特徴付けを可能とするよ
うになっていなければならない． ディジタル・アナログ変換器３２の出力、すなわち，ア
ナログ電圧は次いで選択式ゲイン増幅器３４に送られる
． 選択式ゲイン増幅器３４−はディジタル・アナログ変換
器３２の出力部に作動してノードＮ１のところで加算さ
れた較正電圧の振幅を精密に制御する．選択式ゲイン増
幅器３４はスイッチ３４１と、演算増幅器３４２と，加
算抵抗器（３４３のところではＲ３．３４４のところで
はＲ４，３４５のところではＲ５）とを包含する．スイ
ッチ３４ｌと加算抵抗器Ｒ３、Ｒ４、Ｒ５は、スイッチ
３４１が１つの位置にあるときに演算増幅器３４２が単
位ゲインを与え、スイッチ３４１が他の位置にあるとき
にはもっと低いゲイン（たとえば、０．１）を与えるよ
うに配置してある．スイッチ３４１の設定はメモリ３ｌ
から出力されるビットの１つ、Ｄ．によって制御される
．較正回路３０．の用途に応じて、制御ビットおよび加
算抵抗器を加えることによってもっと多くの範囲を得る
ことができるし，他のゲインを選ぶこともできる．３ポ
ジション・スイッチ３３は、ノードＮ２からの基準電圧
か、光検出器ｌ２の出力か、選択式ゲイン増幅器３４か
らの較正入力かのいずれかをノードＮｌに選択的に与え
るのに使用される．スイッチ・コントローラ２２は３ポ
ジション・スイッチ３３がどの時点で任意の特定のポイ
ントにセットされるのかを決定する。

ハッファ・メモリ３８は、対数増幅器１４に与えられた
一連の入力較正電圧に対するアナログ・ディジタル１６
の応答性をリアルタイムで格納する伝達手段として作用
する． したがって、選択式ゲイン増幅器３４、ディジタル・ア
ナログ変換器３２、メモリ３１，アナログ・ディジタル
変換器１６およびメモリ３８は、組合わせにおいて、あ
りそうな対数増幅器入力値の範囲を横切って指数的に分
布させられた，対数増幅器ｌ４への一連のテスト電圧を
与え、一連のテスト電圧を範囲の下限に集中させる手段
となる．今説明している実施例では、テスト電圧の少な
くとも半分が入力電圧範囲の最低１０パーセント（最も
敏感な部分）に指数的に分布させられることになる．残
りの値は入力電圧範囲の上位９０パーセントにわたって
指数的に分布させられる．今，較正回路３０と対数増幅
器１４の動作をもっと精密に考えると、較正プロセスは
，まず、第１図について先に説明したよりもさらに先に
進んでいる．したがって、光検出器ｌ２への入力部に現
われるいかなるオフセット電圧も無効にするために、３
ポジション・スイッチ３３は周期的に中央位置にセット
され、ノードＮ２のところの基準電圧がノードＮｌに送
られる．このモードでは，サンプル・アンド・ホールド
回路２ｌを含む安定化回路２０の構戊要素は、第２図に
関連して説明したように、従前通りに作動させられてノ
ードＮ１に存在する任意のオフセットを無効にする． 較正回路３０は以下のように周期的に作動させられる．
スイッチ・コントローラ２２はサンプル・アンド・ホー
ルド回路２１をホールド・モードに留め，同時に３ポジ
ション・スイッチ３３をディジタル・アナログ変換器３
２の出力が選択式ゲイン増幅器３４を経て入力部に送ら
れるように位置決めする． 第２図の回路と一緒に第３図のフローチャートに示すス
テップを次に参照して、コンピュータｌ８はステップ４
００に示すカウンタ３６を始動することによって対数増
幅器ｌ４に較正入力ワードを与える。

適切な伝播遅延を許した後，ステップ４０１において、
ノードＮ１で印加された電圧に対する対数増幅器ｌ４の
応答性はアナログ・ディジタル変換器１６のメモリ３８
側出力部におけるＭ−ビット・ディジタル較正出力ワー
ドとして利用できる。次いで、コンピュータ１８はステ
ップ４０２に示すようにＭ−ビット・ワードを読み取り
、記憶する。

こ−の測定プロセスがひとたび完了すると、コンピュー
タ１８はさらに較正入力，出力データを次のように処理
する．特に、アナログ・ディジタル変換器１６からの任
意の可能性のあるＭ−ビット出力を対応する入力電圧に
関係付ける較正ルックアップ・テーブルが作威される．
これは、まず、同一の較正入力データ・ワードに応答し
て発生した較正出力データ・ワードを平均化し，各可能
性のある較正入力ワードについての最もありそうなＭ−
ビット較正出力ワートを決定することによって達威され
る。この平均化プロセス（ステップ４０４として示す）
の結果は対数増幅器１４のゲイン特性を定める値の初期
の粗テーフルてある。

この粗テーブル（普通は、２′″エントリより小さい）
は正確に２′エントリを有し、対数増幅器伝達関数の逆
数を構成するルックアップ・テーブルを生戊するのに使
用される．この方法は補間関数を粗テーブル内のデータ
に適合させ、平均化された較正出力データ・ワードを対
応する較正入力データ・ワードに関係付ける。ラグラン
ジェ補間法や最小平方回帰法のような種々の数値技術を
用いてこの目的を達戊することができる。次に、補間関
数がアナログ・ディジタル変換器ｌ６からの２°個の可
能性のある出力値の各々についての補間入力値を生成す
るように算定される。ステップ４０５参照． 最後に，ステップ４０６において、各補間値の真数を計
算して較正済みの入力値を生じさせることによって較正
ルックアップ・テーブルが生或される． こうして、較正プロセスは、既知の較正入力値について
対数計算を行い，これらの対数値内で補間な行い、次い
で補間量の真数計算を行うことによって作動する．この
ようにして、アナログ・ディジタル変換器ｌ６からの可
能性のある２４個の出力値の各々が単にルックアップ・
テーブルを用いるだけで較正された入力電圧に関係付け
られる．したがって、光検出器ｌ２からのデータを処理
しようとしているとき、コンピュータｌ８は従前通りに
アナログ・デイジタル変換器ｌ６の出力を読み取る．し
かしながら，この出力を直接使用しないで，むしろ，コ
ンピュータはそれを較正ルックアップ・テーブルへのイ
ンデックスとして用いて光検出器ｌ２からの実際の電圧
がなんであったかをより正確に決定する． 前述の説明は本発明の特定の具体例に限られていたが、
本発明の利点のいくつかあるいは全部を伴ないながら、
変更、修正を本発明になし得ることは明らかであろう． たとえば、安定化回路２０ならびに較正回路３０をスキ
ャナｌＯとの関連で示したが、対数増幅器に対する他の
用途も本発明では可能であることはまったく明らかであ
る．本発明は他のタイプの精密アナログ回路構成要素を
安定化し、較正する際にも非常に有用であり得る．これ
は、精密アナログ回路構成要素が線形、非線形のいずれ
であるかを問わず、また、それらが対数増幅器であるな
しを問わない．そして，図示実施例では構成要素のゲイ
ン曲線の構成を強調したが、本発明は構成要素帯域幅、
時間遅延および他の特性の構成が重要である場合にも使
用できる．したがって、・本願の特許請求の範囲の目的
は，発明の真の精神、範囲内で行われるようなすべての
このような変更、修正を網羅することにある．

【図面の簡単な説明】

第１図は本発明のフロック図であり，対数増幅器および
安定化回路を示す図である． 第２図は安定化回路および較正回路を備える対数増幅器
の別の実施例を示すブロック図である．第３図は較正回
路によって収集されたデータについてコンピュータによ
って実施されて補間ルックアップ・テーブルを生成する
動作のフローチャートである． 図面において、１０・・・スキャナ、１１・・・光源，
１２・・・光検出器、ｌ４・・・対数増幅器、１　６−
・・アナログ・ディジタル変換器，１７−・・インテー
フェース，１Ｂ−・・コンピュータ、２　０−・・安定
化回路、２ｌ・・・サンプル・アンド・ホールド回路、
２２・・・スイッチ・コントローラ、２　３−・・スイ
ッチ，２４・・・バッファ増幅器、２６、２　８−・・
抵抗器、２　７　−・・ノード、３　０−・・較正回路
、３ｌ・・・メモリ，３２−・・ディジタル・アナログ
変換器．３３−３ポジション・スイッチ．３４−・・選
択式ゲイン増幅器、３６・・・カウンタ，３８・・・メ
モリ、ｌ　４　２　，−・・演算増幅器、１　４　４−
・・ダイオード、２１２・・・スイッチ、２　１　４−
・・演算増幅器、２　１　６−・・コンデンサ手 続 補 正 書 （方式）

Claims (4)

【特許請求の範囲】
1. （１）Ａ、入力ノードを経てアナログ入力信号を受け取
   るように配置した精密アナログ回路構成要素と、 Ｂ、アナログ入力信号を周期的に断続し、入力ノードを
   基準電圧に結合する手段と、 Ｃ、精密構成要素の出力を受け取るように配置してあり
   、入力ノードに結合した出力部を有するサンプル・アン
   ド・ホールド回路と、Ｄ、入力ノードが基準電圧に結合
   した ときに或るサンプル・アンド・ホールド回路をサンプル
   ・モードに置き、そうでないときにはサンプル・アンド
   ・ホールド回路をホールド・モードに置く手段と を包含する装置。
2. （２）Ａ、入力ノードを経てアナログ入力信号を受け取
   るように配置した精密アナログ回路構成要素と、 Ｂ、アナログ入力信号を周期的に断続し、入力ノードを
   基準電圧波形に結合する手段と、 Ｃ、基準電圧波形を与えるように配置したディジタル・
   アナログ変換器と、 Ｄ、このディジタル・アナログ変換器に入力を与えるメ
   モリ手段と、 Ｅ、入力ノードが基準電圧に結合したときに基準電圧に
   対する精密構成要素の応答性を記録し、その後にアナロ
   グ入力信号を受け取るように再結合されたときにこの記
   録した応答性を使用して精密構成要素の出力を変成する
   手段とを包含する装置。
3. （３）アナログ入力信号を量子化する装置であって、 Ａ、入力ノードを経てアナログ入力信号を受け取るよう
   に配置した対数増幅器と、 Ｂ、アナログ入力信号を周期的に断続し、入力ノードを
   基準電圧に結合する手段と、 Ｃ、対数増幅器の出力を受け取るように配置してあり、
   入力ノードに結合した出力部を有するサンプル・アンド
   ・ホールド回路と、 Ｄ、入力ノードが基準電圧に結合されたときにサンプル
   ・アンド・ホールド回路をサンプル・モードに置き、そ
   うでないときにはサンプル・アンド・ホールド回路をホ
   ールド・モードに置く手段と、 Ｅ、対数増幅器の出力を受け取るように配置したアナロ
   グ・ディジタル変換器と、 Ｆ、入力ノードのところで一連の既知の電圧を印加し、
   それに対する対数増幅器の応答性を測定し、アナログ・
   ディジタル変換器の出力を記録することによって周期的
   に対数増幅器の伝達関数を決定する手段と、 Ｇ、対数増幅器の測定した伝達関数の逆数を印加するこ
   とによってアナログ・ディジタル変換器の出力を数値的
   に変成する手段と を包含する装置。
4. （４）請求項３記載の装置であって、伝達関数を周期的
   に決定する手段が、 Ｈ、ディジタル・アナログ変換器と、 Ｉ、指数関数のサンプルを含む一連の値を記憶しており
   、入力をディジタル・アナログ変換器に与えるように配
   置したメモリと、 Ｊ、このメモリをアドレス指定して、 指数関数値が所定のシーケンスで出力されるようにした
   手段と を包含する装置。