JPS6136936A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6136936A JPS6136936A JP59159659A JP15965984A JPS6136936A JP S6136936 A JPS6136936 A JP S6136936A JP 59159659 A JP59159659 A JP 59159659A JP 15965984 A JP15965984 A JP 15965984A JP S6136936 A JPS6136936 A JP S6136936A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- interface
- film
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、シリコン基板との界面近傍における膜質のば
らつきが少なく、かつレーザー照射のみによる酸化膜成
長に比べて処理時間の短いゲート酸化膜の形成方法に関
するものである。
らつきが少なく、かつレーザー照射のみによる酸化膜成
長に比べて処理時間の短いゲート酸化膜の形成方法に関
するものである。
従来例の構成とその問題点
ＭＯ８型半導体装置のゲート酸化膜は、現在一般にシリ
コン基板を電気炉中で熱酸化することにより形成してい
る。この熱酸化によるゲート酸化膜は、膜厚の均一性や
電気的な耐圧に関して良好な特性を有している。しかし
ながら、膜質のばら２べ−７ つきは存在し、特にシリコン基板との界面近傍における
わずかな電子準位のばらつきもデバイス特性に悪影響を
与えることがある。
コン基板を電気炉中で熱酸化することにより形成してい
る。この熱酸化によるゲート酸化膜は、膜厚の均一性や
電気的な耐圧に関して良好な特性を有している。しかし
ながら、膜質のばら２べ−７ つきは存在し、特にシリコン基板との界面近傍における
わずかな電子準位のばらつきもデバイス特性に悪影響を
与えることがある。
一方、近年酸素雰囲気中でシリコン基板上へアルゴンイ
オンレーザ−やＣＯ２レーザーを照射することによって
酸化膜を形成する方法が開発され電気炉による熱酸化膜
より膜質のばらつきの少ない良質の酸化膜を得ることが
できるようになり、より特性の良いデバイスを作ること
が可能になった。
オンレーザ−やＣＯ２レーザーを照射することによって
酸化膜を形成する方法が開発され電気炉による熱酸化膜
より膜質のばらつきの少ない良質の酸化膜を得ることが
できるようになり、より特性の良いデバイスを作ること
が可能になった。
しかし、このレーザーによる酸化膜の形成方法は、レー
ザーのスポットサイズを大きくすることができないため
、スライス当たりの処理時間が長く、量産には適してい
なかった。
ザーのスポットサイズを大きくすることができないため
、スライス当たりの処理時間が長く、量産には適してい
なかった。
発明の目的
本発明は、このような従来の問題点の解決を図ったもの
であり、シリコン基板上へ、まず電気炉中マの熱酸化に
より酸化膜全形成し、その後酸素雰囲気中で、酸化膜上
ヘレーザーを照射することにより、シリコン基板との界
面に膜質の良い酸化膜を薄く形成することから成る半導
体装置の裳造３ ＼一 方法の提供全目的とするものである。
であり、シリコン基板上へ、まず電気炉中マの熱酸化に
より酸化膜全形成し、その後酸素雰囲気中で、酸化膜上
ヘレーザーを照射することにより、シリコン基板との界
面に膜質の良い酸化膜を薄く形成することから成る半導
体装置の裳造３ ＼一 方法の提供全目的とするものである。
発明の構成
本発明の半導体装置の製造方法は、半導体基板の主面上
に第１の酸化膜を電気炉中での熱酸化により、所望の膜
厚より少し薄く形成し、次いで酸素雰囲気中にて第１の
酸化膜上からアルゴンイオンレーザ−又はＣ０２レーザ
ーを走査して照射することにより、半導体基板との界面
に第２の酸化膜を薄く形成させ、所望の酸化膜膜厚を得
ることを特徴とする半導体装置の製造方法である。これ
により、良質の薄い酸化膜を得ることができ、例えば、
ＭＯ３型半導体装置にこれを用いると安定な特性が得ら
れる。
に第１の酸化膜を電気炉中での熱酸化により、所望の膜
厚より少し薄く形成し、次いで酸素雰囲気中にて第１の
酸化膜上からアルゴンイオンレーザ−又はＣ０２レーザ
ーを走査して照射することにより、半導体基板との界面
に第２の酸化膜を薄く形成させ、所望の酸化膜膜厚を得
ることを特徴とする半導体装置の製造方法である。これ
により、良質の薄い酸化膜を得ることができ、例えば、
ＭＯ３型半導体装置にこれを用いると安定な特性が得ら
れる。
発明り実施例の説明
本発明の半導体装置の製造方法を、厚さ４００人のゲー
ト酸化膜を形成する場合を例にして以下に説明する。
ト酸化膜を形成する場合を例にして以下に説明する。
１ず、第１図のように、９００′Ｃドライ酸化にて、シ
リコン基板１上に第１回目のゲート酸化膜２を３８０人
形成させる。この第１のゲート酸化膜２の形成は、電気
炉中で行うため、バッチ処理が可能である。次に、シリ
コン基板１を３００℃〜４ｏ○℃に予備加熱し、酸素雰
囲気中でＣＯ２レーザーをパワー２５Ｗ、走査速度毎分
１０ｃｍで先に形成した酸化膜１土から照射し第２図の
ように第２回目のゲート酸化膜３をシリコン基板１との
界面に２ｏ人成長させる。この結果、シリコン基板１と
の界面に膜質のばらつきの少ない酸化膜３を有する厚さ
４ｏ○人のゲート酸化膜を得ることができる。
リコン基板１上に第１回目のゲート酸化膜２を３８０人
形成させる。この第１のゲート酸化膜２の形成は、電気
炉中で行うため、バッチ処理が可能である。次に、シリ
コン基板１を３００℃〜４ｏ○℃に予備加熱し、酸素雰
囲気中でＣＯ２レーザーをパワー２５Ｗ、走査速度毎分
１０ｃｍで先に形成した酸化膜１土から照射し第２図の
ように第２回目のゲート酸化膜３をシリコン基板１との
界面に２ｏ人成長させる。この結果、シリコン基板１と
の界面に膜質のばらつきの少ない酸化膜３を有する厚さ
４ｏ○人のゲート酸化膜を得ることができる。
以上の方法で形成したゲート酸化膜上ヘポリシリコン層
を被着させたＭＯ３型ダイオードと従来の電気炉中での
熱酸化のみで形成したゲート酸化膜を有するＭＯ３型ダ
イオードとで、それらの各界面準位密度を比較すると従
来法の場合、５×１０ ｃｍ であったのに対し、本
発明の方法による場合は２×１Ｑ ｃｒｎ となり少な
い界面準位密度を示した。
を被着させたＭＯ３型ダイオードと従来の電気炉中での
熱酸化のみで形成したゲート酸化膜を有するＭＯ３型ダ
イオードとで、それらの各界面準位密度を比較すると従
来法の場合、５×１０ ｃｍ であったのに対し、本
発明の方法による場合は２×１Ｑ ｃｒｎ となり少な
い界面準位密度を示した。
以上、本発明の方法を一例を示して説明したのであるが
、電気炉中での熱酸化による膜厚と、し５へ− 一ザーにより成長させた酸化膜の膜厚との比は、上述し
たもの以外でもよい。本発明において大切なことは、レ
ーザーによる酸化のみの場合より、電気炉による熱酸化
を併用することにより処理時間が短くなり、かつ、電気
炉中での熱酸化のみの場合より、シリコン基板との界面
での酸化膜の膜質のばらつきが少ないということである
。
、電気炉中での熱酸化による膜厚と、し５へ− 一ザーにより成長させた酸化膜の膜厚との比は、上述し
たもの以外でもよい。本発明において大切なことは、レ
ーザーによる酸化のみの場合より、電気炉による熱酸化
を併用することにより処理時間が短くなり、かつ、電気
炉中での熱酸化のみの場合より、シリコン基板との界面
での酸化膜の膜質のばらつきが少ないということである
。
発明の効果
以上、本発明の方法によると、シリコン基板との界面近
傍で、膜質のばらつきの少ない酸化膜をレーザー照射の
みの場合より短時間の処理で得ることが可能となる。
傍で、膜質のばらつきの少ない酸化膜をレーザー照射の
みの場合より短時間の処理で得ることが可能となる。
第１図、第２図は本発明の製造方法を説明するための製
造過程における断面形状を示す図である。 １・・・・・・シリコン基板、２・・・・・・電気炉中
での熱酸化により形成した第１のゲート酸化膜、３・・
・・・・レーザー照射により形成した第２のゲート酸化
膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名勇
１図 第２図
造過程における断面形状を示す図である。 １・・・・・・シリコン基板、２・・・・・・電気炉中
での熱酸化により形成した第１のゲート酸化膜、３・・
・・・・レーザー照射により形成した第２のゲート酸化
膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名勇
１図 第２図
Claims (1)
- 半導体基板上に、第１の酸化膜を電気炉中での熱酸化
により形成する工程、及び前記第１の酸化膜上へ、酸素
雰囲気中でレーザー照射する工程から成ることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59159659A JPS6136936A (ja) | 1984-07-30 | 1984-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59159659A JPS6136936A (ja) | 1984-07-30 | 1984-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6136936A true JPS6136936A (ja) | 1986-02-21 |
Family
ID=15698533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59159659A Pending JPS6136936A (ja) | 1984-07-30 | 1984-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6136936A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028560A (en) * | 1988-06-21 | 1991-07-02 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate |
| US5178682A (en) * | 1988-06-21 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate and apparatus therefor |
| US5908321A (en) * | 1994-01-06 | 1999-06-01 | Motorola, Inc. | Semiconductor structure with stable pre-reacted particle and method for making |
| US7754286B2 (en) * | 2001-12-06 | 2010-07-13 | Kst World Corp. | Method of forming a silicon dioxide film |
-
1984
- 1984-07-30 JP JP59159659A patent/JPS6136936A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028560A (en) * | 1988-06-21 | 1991-07-02 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate |
| US5178682A (en) * | 1988-06-21 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate and apparatus therefor |
| US5908321A (en) * | 1994-01-06 | 1999-06-01 | Motorola, Inc. | Semiconductor structure with stable pre-reacted particle and method for making |
| US7754286B2 (en) * | 2001-12-06 | 2010-07-13 | Kst World Corp. | Method of forming a silicon dioxide film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381201A (en) | Method for production of semiconductor devices | |
| JP3085272B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| US6204546B1 (en) | Silicon-on-insulator substrates using low dose implantation | |
| KR960015815A (ko) | 절연체 형성 방법 | |
| JPS6445165A (en) | Semiconductor device and manufacture thereof | |
| JPS6136936A (ja) | 半導体装置の製造方法 | |
| JPS5688317A (en) | Manufacture of semiconductor device | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6262457B2 (ja) | ||
| JPS6116530A (ja) | 半導体装置の製造方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPH0340431A (ja) | シリコン半導体装置の酸化膜形成方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JPH07221092A (ja) | 半導体装置の製造方法 | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPH0228929A (ja) | 多結晶シリコンの乾式エッチングを利用したｌｏｃｏｓ方法 | |
| KR960002083B1 (ko) | 모스 페트 제조 방법 | |
| JPH01173712A (ja) | 半導体装置の製造方法 | |
| JPH0245929A (ja) | 半導体装置の製造方法 | |
| JPS57133672A (en) | Semiconductor device | |
| JPS5961118A (ja) | 半導体装置の製造方法 | |
| JPS5691474A (en) | Manufacture of semiconductor memory | |
| JPS61240682A (ja) | 半導体装置の製造方法 |