JPS6135706B2 - - Google Patents
Info
- Publication number
- JPS6135706B2 JPS6135706B2 JP52084005A JP8400577A JPS6135706B2 JP S6135706 B2 JPS6135706 B2 JP S6135706B2 JP 52084005 A JP52084005 A JP 52084005A JP 8400577 A JP8400577 A JP 8400577A JP S6135706 B2 JPS6135706 B2 JP S6135706B2
- Authority
- JP
- Japan
- Prior art keywords
- zone
- zones
- highly doped
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
- H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は、少なくとも4つの交互に反対の導電
型を有する帯域を備え、その際2つの内側の帯域
およびその各々に隣接する外側の帯域とがそれぞ
れ共通の1つの表面を形成し、該表面に内側の帯
域ならびに外側の帯域に接触接続された主電極が
設けられ、かつ第1の主電極が中央の空所を有
し、、該空所で第1の内側の帯域が制御電極に接
触接続され、かつ両方の内側の帯域の表面に両方
の外側の帯域を取り囲む高くドーピングされた、
それぞれの内側の帯域と同じ導電型の領域が設け
られ、これら領域はそれぞれ、表面にある外側の
帯域から少なくともキヤリヤ拡散長Lの2倍の距
離を有していて、これによりそこに保護帯域が形
成されるようになつている半導体素子に関する。
型を有する帯域を備え、その際2つの内側の帯域
およびその各々に隣接する外側の帯域とがそれぞ
れ共通の1つの表面を形成し、該表面に内側の帯
域ならびに外側の帯域に接触接続された主電極が
設けられ、かつ第1の主電極が中央の空所を有
し、、該空所で第1の内側の帯域が制御電極に接
触接続され、かつ両方の内側の帯域の表面に両方
の外側の帯域を取り囲む高くドーピングされた、
それぞれの内側の帯域と同じ導電型の領域が設け
られ、これら領域はそれぞれ、表面にある外側の
帯域から少なくともキヤリヤ拡散長Lの2倍の距
離を有していて、これによりそこに保護帯域が形
成されるようになつている半導体素子に関する。
この種の半導体素子は例えばスイス国特許第
548113号明細書から公知である。これは逆導通サ
イリスタであり、基本的に同じシリコンデイスク
に集積された逆並列のダイオードを有する逆阻止
サイリスタから成つている。名前が示しているよ
うにこの種の逆導通半導体素子は逆方向阻止能力
を有しない。順方向では素子は普通通り機能し、
従つて加わる電圧を制御電極を介して点弧パルス
が印加されるまで阻止する。この種の半導体素子
は、例えば電気的な駆動装置のチヨツパ回路に有
利に用いられる(例えばIEEE Transaction
lndustry Applications.l.A―9(1973年)、236頁
〜247頁参照)。
548113号明細書から公知である。これは逆導通サ
イリスタであり、基本的に同じシリコンデイスク
に集積された逆並列のダイオードを有する逆阻止
サイリスタから成つている。名前が示しているよ
うにこの種の逆導通半導体素子は逆方向阻止能力
を有しない。順方向では素子は普通通り機能し、
従つて加わる電圧を制御電極を介して点弧パルス
が印加されるまで阻止する。この種の半導体素子
は、例えば電気的な駆動装置のチヨツパ回路に有
利に用いられる(例えばIEEE Transaction
lndustry Applications.l.A―9(1973年)、236頁
〜247頁参照)。
しかしこの種の半導体素子には次のような問題
がある。即ち集積されたダイオードの領域に流れ
る逆方向導通状態のキヤリヤが順方向阻止状態に
移行する際に(即ち転流の際)サイリスタ部分に
拡散し、素子を誤つて点弧し、それにより多くの
場合素子が破壊される(所謂転流損傷)傾向を呈
することである。これまでにこの危険性に対抗す
るために次のような処理がとられていた。即ちダ
イオードとサイリスタのエミツタ領域の間に保護
帯域を形成するために少なくともキヤリヤ拡散長
の2倍の距離をとるか(スイス国特許第548113号
明細書)またはこの領域の間の保護帯域に溝が設
けられた(第5頁第10行に引用したIEEE
Trans.lnd.Appl・lA―9(1973年)、237頁の第
2図参照)。
がある。即ち集積されたダイオードの領域に流れ
る逆方向導通状態のキヤリヤが順方向阻止状態に
移行する際に(即ち転流の際)サイリスタ部分に
拡散し、素子を誤つて点弧し、それにより多くの
場合素子が破壊される(所謂転流損傷)傾向を呈
することである。これまでにこの危険性に対抗す
るために次のような処理がとられていた。即ちダ
イオードとサイリスタのエミツタ領域の間に保護
帯域を形成するために少なくともキヤリヤ拡散長
の2倍の距離をとるか(スイス国特許第548113号
明細書)またはこの領域の間の保護帯域に溝が設
けられた(第5頁第10行に引用したIEEE
Trans.lnd.Appl・lA―9(1973年)、237頁の第
2図参照)。
しかしこの処置は十分ではないことがわかつ
た。従つて本発明の課題は、冒頭に述べた形式の
半導体素子を転流損傷に対する安全性の点で改良
することである。
た。従つて本発明の課題は、冒頭に述べた形式の
半導体素子を転流損傷に対する安全性の点で改良
することである。
この課題は本発明によれば次のようにして解決
される。すなわち同一表面にある外側の帯域と該
帯域を取り囲む高くドーピングされた領域との間
の第2の内側の帯域の表面に、隣接する内側の帯
域とは反対の導電型のリング保護帯域を設け、該
リング保護帯域は対応する主電極と接触接続され
ており、かつ素子の中心の方を向いた、前記リン
グ保護帯域の境界面は、対向する表面にある外側
の帯域から表面に下した垂線から距離dだけ離れ
ており、かつ前記リング保護帯域の幅はrであ
り、かつdならびにrも各各少なくともキヤリヤ
拡散長Lと等しくかつ半導体素子の半導体基体の
厚さBの3倍を越えず、同一表面にある外側の帯
域と、該帯域を取り囲む高くドーピングされた領
域ないしリング保護帯域との間の第1の内側の帯
域および第2の内側の帯域の表面に、隣接する内
側の帯域と同じ導電型の第2の高濃度にドーピン
グされた領域を設け、その際該2つの高濃度にド
ーピングされた領域を、それぞれ対向する表面に
垂線を下した際に該領域の向き合つている方の側
の境界面間の相互距離がLより大きく、半導体基
体の厚さBの2倍より小さい距離aを有するよう
にずらして配設するのである。
される。すなわち同一表面にある外側の帯域と該
帯域を取り囲む高くドーピングされた領域との間
の第2の内側の帯域の表面に、隣接する内側の帯
域とは反対の導電型のリング保護帯域を設け、該
リング保護帯域は対応する主電極と接触接続され
ており、かつ素子の中心の方を向いた、前記リン
グ保護帯域の境界面は、対向する表面にある外側
の帯域から表面に下した垂線から距離dだけ離れ
ており、かつ前記リング保護帯域の幅はrであ
り、かつdならびにrも各各少なくともキヤリヤ
拡散長Lと等しくかつ半導体素子の半導体基体の
厚さBの3倍を越えず、同一表面にある外側の帯
域と、該帯域を取り囲む高くドーピングされた領
域ないしリング保護帯域との間の第1の内側の帯
域および第2の内側の帯域の表面に、隣接する内
側の帯域と同じ導電型の第2の高濃度にドーピン
グされた領域を設け、その際該2つの高濃度にド
ーピングされた領域を、それぞれ対向する表面に
垂線を下した際に該領域の向き合つている方の側
の境界面間の相互距離がLより大きく、半導体基
体の厚さBの2倍より小さい距離aを有するよう
にずらして配設するのである。
本発明によるリング保護帯域は、保護帯域の空
間のダイオードによりキヤリヤの寄生的な注入を
妨害する。つまりこの種の寄生的な注入は、サイ
リスタが、ダイオードの領域にキヤリヤがあふれ
ている逆導通状態から順方向阻止状態に移行する
ときに発生する可能性がある。その時キヤリヤ
は、その時遮断しているサイリスタ領域において
側方に拡散しかつそこで誤点弧ないし転流不良を
惹き起こす可能性がある。リング保護帯域は保護
帯域におけるこの種のキヤリヤの数を低減し、か
つこれにより寄生的な注入の危険も低減する。
間のダイオードによりキヤリヤの寄生的な注入を
妨害する。つまりこの種の寄生的な注入は、サイ
リスタが、ダイオードの領域にキヤリヤがあふれ
ている逆導通状態から順方向阻止状態に移行する
ときに発生する可能性がある。その時キヤリヤ
は、その時遮断しているサイリスタ領域において
側方に拡散しかつそこで誤点弧ないし転流不良を
惹き起こす可能性がある。リング保護帯域は保護
帯域におけるこの種のキヤリヤの数を低減し、か
つこれにより寄生的な注入の危険も低減する。
次に本発明を図示の実施例につき図面を用いて
詳細に説明する。
詳細に説明する。
図に示す半導体素子は第1の外側の、濃くN―
ドーピングされた、N―エミツタと略称する帯域
1、第1の内側のP―ドーピングされた、P―制
御ベースと略称する帯域2、第2の内側のN―ド
ーピングされたN―ベースと略称する帯域3およ
び第2の外側の濃くP―ドーピングされたP―エ
ミツタと略称する帯域4を有する。第3の帯域に
は低濃度にドーピングされた領域3′と高濃度ド
ーピングされた領域3″が設けられている。
ドーピングされた、N―エミツタと略称する帯域
1、第1の内側のP―ドーピングされた、P―制
御ベースと略称する帯域2、第2の内側のN―ド
ーピングされたN―ベースと略称する帯域3およ
び第2の外側の濃くP―ドーピングされたP―エ
ミツタと略称する帯域4を有する。第3の帯域に
は低濃度にドーピングされた領域3′と高濃度ド
ーピングされた領域3″が設けられている。
図示の半導体素子の表面5,6は金属化され電
気接続が行なわれる。この結果カソードC、アノ
ードAおよび制御電極Gが生じる。
気接続が行なわれる。この結果カソードC、アノ
ードAおよび制御電極Gが生じる。
更に図示の半導体素子のカソードの側に第1の
高濃度にドーピングされた領域7そしてアノード
の側に第2の高濃度にドーピングされた領域8が
設けられている。この2つの領域7,8がカソー
ドC乃至アノードAの電極金属部に接触して接続
されているので、領域7と8の間の領域は、帯域
1,2,3,4により形成されるサイリスタに対
して逆並列に接続された集積ダイオードとして作
用する。このダイオードは、カソードCの正の電
圧において、従つてアノードAの負の電圧におい
て、すなわち素子の逆方向状態において電流を導
く。この電流において流れるキヤリヤがサイリス
タ部1,2,3,4で出来るだけ拡散しないよう
に、同じ側にあるエミツタ1と領域7との互いに
向き合つている境界面部間またエミツタ4と領域
8とのお互いに向き合つている境界部間が少なく
ともキヤリヤ拡散長Lの2倍の距離Zを有する。
高濃度にドーピングされた領域7そしてアノード
の側に第2の高濃度にドーピングされた領域8が
設けられている。この2つの領域7,8がカソー
ドC乃至アノードAの電極金属部に接触して接続
されているので、領域7と8の間の領域は、帯域
1,2,3,4により形成されるサイリスタに対
して逆並列に接続された集積ダイオードとして作
用する。このダイオードは、カソードCの正の電
圧において、従つてアノードAの負の電圧におい
て、すなわち素子の逆方向状態において電流を導
く。この電流において流れるキヤリヤがサイリス
タ部1,2,3,4で出来るだけ拡散しないよう
に、同じ側にあるエミツタ1と領域7との互いに
向き合つている境界面部間またエミツタ4と領域
8とのお互いに向き合つている境界部間が少なく
ともキヤリヤ拡散長Lの2倍の距離Zを有する。
キヤリヤ拡散長Lは式L=√・により決定
され、その際Dは最も低濃度にドーピングされた
帯域、従つてN―ベースの領域3′における少数
キヤリヤの拡散定数であり、τは少数キヤリヤの
寿命である。
され、その際Dは最も低濃度にドーピングされた
帯域、従つてN―ベースの領域3′における少数
キヤリヤの拡散定数であり、τは少数キヤリヤの
寿命である。
さらに図示の実施例ではアノードの側にリング
保護帯域10が設けられている。基本的にはリン
グ保護帯域をアノード側およびカソード側の双方
に設けることができるが、図示のようにアノード
側にだけリング保護帯域を設けるか乃至カソード
の側にだけリング保護帯域を有するようにした実
施例の方が同時に2つのリング保護帯域を有する
実施例に比べて有利である。というのは両方の保
護帯域を設けた場合素子の横方向の広がりが余り
に大きくなるからである。それで図示のごとくア
ノード側のリング保護帯域が有利である。2つの
帯域を設けた場合図示しないが少なくともキヤリ
ヤ拡散長Lと同じである距離だけ互いにずらされ
なければならないからである。そうしなければこ
れら両帯域を含むサイリスタ系に寄生点弧の危険
が生じる。
保護帯域10が設けられている。基本的にはリン
グ保護帯域をアノード側およびカソード側の双方
に設けることができるが、図示のようにアノード
側にだけリング保護帯域を設けるか乃至カソード
の側にだけリング保護帯域を有するようにした実
施例の方が同時に2つのリング保護帯域を有する
実施例に比べて有利である。というのは両方の保
護帯域を設けた場合素子の横方向の広がりが余り
に大きくなるからである。それで図示のごとくア
ノード側のリング保護帯域が有利である。2つの
帯域を設けた場合図示しないが少なくともキヤリ
ヤ拡散長Lと同じである距離だけ互いにずらされ
なければならないからである。そうしなければこ
れら両帯域を含むサイリスタ系に寄生点弧の危険
が生じる。
しかしいかなる場合にも寸法仕様は実施例で示
すように次の通りである。即ちリング保護帯域1
0は、エミツタ1のリング保護帯域の方の側の形
成面から表面6に下した垂線から距離dだけ離れ
ており、更にリング保護帯域の幅はrを有しなけ
ればならない。その際d同様にrも各々少なくと
もLと同じでありかつ半導体素子の半導体基体の
厚さBの3倍を越えない。
すように次の通りである。即ちリング保護帯域1
0は、エミツタ1のリング保護帯域の方の側の形
成面から表面6に下した垂線から距離dだけ離れ
ており、更にリング保護帯域の幅はrを有しなけ
ればならない。その際d同様にrも各々少なくと
もLと同じでありかつ半導体素子の半導体基体の
厚さBの3倍を越えない。
距離dに対する上述の仕様は、サイリスタ系1
―2―3―10の寄生点弧が回避されるように作
用する。幅rに対する仕様は、リング保護帯域1
0が転流不良に対するその保護機能を確実に満足
するように作用する。
―2―3―10の寄生点弧が回避されるように作
用する。幅rに対する仕様は、リング保護帯域1
0が転流不良に対するその保護機能を確実に満足
するように作用する。
保護帯域15の中のリング保護帯域の利点は単
に転流損傷に対する安定性が高められる点にある
のみならず、保護帯域15の幅Zを低減出来る点
にある。リング保護帯域を2つ設けた場合には既
述のように互いにキヤリヤ拡散長と同じ距離だけ
ずらして配置しなければならないのでこの利点は
大幅に失なわれ、この結果既述のように唯一の保
護帯域10だけを有する実施例の方が有利であ
る。
に転流損傷に対する安定性が高められる点にある
のみならず、保護帯域15の幅Zを低減出来る点
にある。リング保護帯域を2つ設けた場合には既
述のように互いにキヤリヤ拡散長と同じ距離だけ
ずらして配置しなければならないのでこの利点は
大幅に失なわれ、この結果既述のように唯一の保
護帯域10だけを有する実施例の方が有利であ
る。
保護帯域15の幅Zは少なくとも拡散長Lの2
倍でなければならない。
倍でなければならない。
図示の実施例において転流に対する安全性が高
められるのと、Zの値が低減されることの他に、
なお次のような利点がある。即ち高濃度にドーピ
ングされた領域7,8を図示のように、相互に正
確に位置合わせする必要はない。即ち表面5,6
に下した垂線が相互に一致する必要がない。この
ことは製造工程において有利である。
められるのと、Zの値が低減されることの他に、
なお次のような利点がある。即ち高濃度にドーピ
ングされた領域7,8を図示のように、相互に正
確に位置合わせする必要はない。即ち表面5,6
に下した垂線が相互に一致する必要がない。この
ことは製造工程において有利である。
図示の実施例は更に各々内側の帯域2乃至3と
同じ導電型の高濃度にドーピングされた領域11
および12を有する。この領域は帯域2乃至3に
挿入されている。従つて領域11はP―ドーピン
グされており、領域12はN―ドーピングされて
いる。電圧上昇率dv/dtの値が大きい場合点弧
を来たす可能性がある横方向電流が発生すると
き、横方向電流は“短絡リング”として作用する
領域11および12を介して直接電極CないしA
に導かれるので、点弧が防止される。短絡リング
11,12は横方向距離aだけずらされている。
というのはこれらが寄生のダイオードを形成する
からである。このダイオードは順方向において僅
かな電流密度で電流を導くことが出来る。aはL
と2Bの間にある。
同じ導電型の高濃度にドーピングされた領域11
および12を有する。この領域は帯域2乃至3に
挿入されている。従つて領域11はP―ドーピン
グされており、領域12はN―ドーピングされて
いる。電圧上昇率dv/dtの値が大きい場合点弧
を来たす可能性がある横方向電流が発生すると
き、横方向電流は“短絡リング”として作用する
領域11および12を介して直接電極CないしA
に導かれるので、点弧が防止される。短絡リング
11,12は横方向距離aだけずらされている。
というのはこれらが寄生のダイオードを形成する
からである。このダイオードは順方向において僅
かな電流密度で電流を導くことが出来る。aはL
と2Bの間にある。
ダイオードとサイリスタ部の減結合を一層改良
すること、従つて転流損傷に対する安全性は電極
―金属化の遮断部13および/または半導体基体
の表面の溝14を設けることにより高められる。
すること、従つて転流損傷に対する安全性は電極
―金属化の遮断部13および/または半導体基体
の表面の溝14を設けることにより高められる。
本発明による半導体素子は既に直流調整装置お
よび遮断することのない電流給電装置で実際に試
験して良好な成績が得られた。図示の実施例にお
いて例えばr=0.1〜1mm、d=0.1〜1mm、Z=
r+d=0.2〜2mm、a=0.05〜0.5mmであり、領
域11,12の幅は0.02〜0.2mmである。ただし
13と14は設けなかつた。
よび遮断することのない電流給電装置で実際に試
験して良好な成績が得られた。図示の実施例にお
いて例えばr=0.1〜1mm、d=0.1〜1mm、Z=
r+d=0.2〜2mm、a=0.05〜0.5mmであり、領
域11,12の幅は0.02〜0.2mmである。ただし
13と14は設けなかつた。
図は本発明の半導体素子の断面略図である。
1……N―エミツタ帯域、2……P―制御ベー
ス帯域、3……N―ベース帯域、4……P―エミ
ツタ帯域、5,6……表面、7,8,11,12
……高濃度にドーピングされた領域、10……リ
ング保護帯域、13……遮断部、14……溝、L
……キヤリヤ拡散長。
ス帯域、3……N―ベース帯域、4……P―エミ
ツタ帯域、5,6……表面、7,8,11,12
……高濃度にドーピングされた領域、10……リ
ング保護帯域、13……遮断部、14……溝、L
……キヤリヤ拡散長。
Claims (1)
- 【特許請求の範囲】 1 少なくとも4つの、交互に反対の導電型を有
する帯域を備え、その際2つの内側の帯域2,3
およびその各々に隣接する外側の帯域1,4とが
それぞれ共通の1つの表面を形成し、該表面に内
側の帯域2,3ならびに外側の帯域1,4に接触
接続された主電極A,Cが設けられ、かつ第1の
主電極Cが中央の空所を有し、該空所で第1の内
側の帯域2が制御電極Gに接触接続され、かつ両
方の内側の帯域2,3の表面に両方の外側の帯域
1,4を取り囲む高くドーピングされた、それぞ
れの内側の帯域2,3と同じ導電型の領域7,8
が設けられ、該領域はそれぞれ表面にある外側の
帯域1,4から少なくともキヤリヤ拡散長Lの2
倍の距離を有していて、これによりそこに保護帯
域15が形成されるようになつている半導体素子
において、同一表面6にある外側の帯域4と該帯
域を取り囲む高くドーピングされた領域8との間
の第2の内側の帯域3の表面に、隣接する内側の
帯域3とは反対の導電型のリング保護帯域10を
設け、該リング保護帯域は対応する主電極Aと接
触接続されており、かつ前記リング保護帯域の素
子の中心の方を向いた境界面は、対向する表面5
にある外側の帯域1から表面6に下した垂線から
距離dだけ離れており、かつ前記リング保護帯域
の幅はrであり、かつdならびにrも各々少なく
ともキヤリヤ拡散長Lと等しくかつ半導体素子の
半導体基体の厚さBの3倍を超えず、同一表面
5,6にある外側の帯域1,4と該帯域を取り囲
む高くドーピングされた領域7ないしリング保護
帯域10との間の第1の内側の帯域2および第2
の内側の帯域3の表面5,6に、隣接する内側の
帯域2,3と同じ導電型の第2の高濃度にドーピ
ングされた領域11,12を設け、その際該2つ
の高濃度にドーピングされた領域11,12を、
それぞれ対向する表面5,6に垂線を下した際に
該領域11,12の向き合つている方の側の境界
面間の相互距離がキヤリヤ拡散長Lより大きく、
半導体基体の厚さBの2倍より小さい距離aを有
するようにずらして配設したことを特徴とする半
導体素子。 2 外側の帯域1,2を取り囲む高濃度にドーピ
ングされた両領域7,8がそれぞれ対向する表面
5,6に対して垂線を下した際該垂線が丁度一致
しないようにした特許請求の範囲第1項記載の半
導体素子。 3 外側の帯域1,4と該帯域を取り囲む高濃度
にドーピングされた領域7,8との間に、リング
保護帯域10の領域に入らないように、半導体素
子の少なくとも一方の側で主電極A,Cを形成す
る金属化部が遮断部13を有し、および/または
半導体素子の表面5,6が溝14を有する特許請
求の範囲第1項または第2項記載の半導体素子。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1118676A CH594989A5 (ja) | 1976-09-03 | 1976-09-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5331980A JPS5331980A (en) | 1978-03-25 |
JPS6135706B2 true JPS6135706B2 (ja) | 1986-08-14 |
Family
ID=4370921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8400577A Granted JPS5331980A (en) | 1976-09-03 | 1977-07-13 | Semiconductor element |
Country Status (6)
Country | Link |
---|---|
US (1) | US4150391A (ja) |
JP (1) | JPS5331980A (ja) |
CH (1) | CH594989A5 (ja) |
DE (2) | DE7630940U1 (ja) |
FR (1) | FR2363899A1 (ja) |
GB (1) | GB1529050A (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5936832B2 (ja) * | 1978-03-14 | 1984-09-06 | 株式会社日立製作所 | 半導体スイッチング素子 |
CH633907A5 (de) * | 1978-10-10 | 1982-12-31 | Bbc Brown Boveri & Cie | Leistungshalbleiterbauelement mit zonen-guard-ringen. |
DE2846637A1 (de) * | 1978-10-11 | 1980-04-30 | Bbc Brown Boveri & Cie | Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen |
JPS56104467A (en) * | 1980-01-23 | 1981-08-20 | Nippon Telegr & Teleph Corp <Ntt> | Reverse conducting thyristor |
GB2135515A (en) * | 1983-02-18 | 1984-08-30 | Westinghouse Electric Corp | Thyristor self-protected by remote punch through |
JPS60119776A (ja) * | 1983-11-30 | 1985-06-27 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ |
DE3447220A1 (de) * | 1983-12-30 | 1985-07-11 | General Electric Co., Schenectady, N.Y. | Thyristor mit abschaltvermoegen mit verbessertem emitter-bereich und verfahren zu seiner herstellung |
CH668505A5 (de) * | 1985-03-20 | 1988-12-30 | Bbc Brown Boveri & Cie | Halbleiterbauelement. |
EP0224757B1 (de) * | 1985-11-29 | 1992-07-15 | BBC Brown Boveri AG | Rückwärtsleitender Thyristor |
DE3542570A1 (de) * | 1985-12-02 | 1987-06-04 | Siemens Ag | Gate-turnoff-thyristor mit integrierter antiparalleler diode |
US5164218A (en) * | 1989-05-12 | 1992-11-17 | Nippon Soken, Inc. | Semiconductor device and a method for producing the same |
JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
JP2796057B2 (ja) * | 1993-03-25 | 1998-09-10 | 三菱電機株式会社 | 逆導通ゲートターンオフサイリスタ |
US5682044A (en) * | 1995-01-31 | 1997-10-28 | Takashige Tamamushi | Reverse conducting thyristor with a planar-gate, buried-gate, or recessed-gate structure |
JP4743447B2 (ja) | 2008-05-23 | 2011-08-10 | 三菱電機株式会社 | 半導体装置 |
US8461620B2 (en) | 2010-05-21 | 2013-06-11 | Applied Pulsed Power, Inc. | Laser pumping of thyristors for fast high current rise-times |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1483998A (ja) * | 1965-05-14 | 1967-09-13 | ||
NL6715013A (ja) * | 1967-11-04 | 1969-05-06 | ||
US3911473A (en) * | 1968-10-12 | 1975-10-07 | Philips Corp | Improved surface breakdown protection for semiconductor devices |
US3978514A (en) * | 1969-07-18 | 1976-08-31 | Hitachi, Ltd. | Diode-integrated high speed thyristor |
US3727116A (en) * | 1970-05-05 | 1973-04-10 | Rca Corp | Integral thyristor-rectifier device |
DE2214187C3 (de) * | 1972-03-23 | 1978-05-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Thyristor |
JPS5320194B2 (ja) * | 1972-04-20 | 1978-06-24 | ||
JPS523277B2 (ja) * | 1973-05-19 | 1977-01-27 | ||
US4066483A (en) * | 1976-07-07 | 1978-01-03 | Western Electric Company, Inc. | Gate-controlled bidirectional switching device |
-
1976
- 1976-09-03 CH CH1118676A patent/CH594989A5/xx not_active IP Right Cessation
- 1976-10-02 DE DE19767630940U patent/DE7630940U1/de not_active Expired
- 1976-10-02 DE DE19762644654 patent/DE2644654A1/de active Granted
-
1977
- 1977-07-13 JP JP8400577A patent/JPS5331980A/ja active Granted
- 1977-08-22 US US05/826,660 patent/US4150391A/en not_active Expired - Lifetime
- 1977-09-01 GB GB36582/77A patent/GB1529050A/en not_active Expired
- 1977-09-01 FR FR7726627A patent/FR2363899A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
US4150391A (en) | 1979-04-17 |
FR2363899B1 (ja) | 1983-03-25 |
FR2363899A1 (fr) | 1978-03-31 |
DE2644654C2 (ja) | 1988-06-09 |
DE2644654A1 (de) | 1978-03-09 |
GB1529050A (en) | 1978-10-18 |
DE7630940U1 (de) | 1978-06-15 |
JPS5331980A (en) | 1978-03-25 |
CH594989A5 (ja) | 1978-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6135706B2 (ja) | ||
JPH0693507B2 (ja) | 半導体構成素子 | |
JPH04233232A (ja) | 半導体装置 | |
JPH08316471A (ja) | 半導体装置 | |
US3611066A (en) | Thyristor with integrated ballasted gate auxiliary thyristor portion | |
JPS62115765A (ja) | 半導体装置 | |
US3476992A (en) | Geometry of shorted-cathode-emitter for low and high power thyristor | |
US3634739A (en) | Thyristor having at least four semiconductive regions and method of making the same | |
US3622845A (en) | Scr with amplified emitter gate | |
US3978514A (en) | Diode-integrated high speed thyristor | |
JPS6074677A (ja) | 複合型サイリスタ | |
JPS62176168A (ja) | 縦型mosトランジスタ | |
US4195306A (en) | Gate turn-off thyristor | |
JP3911719B2 (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
US3879744A (en) | Bidirectional thyristor | |
US4009059A (en) | Reverse conducting thyristor and process for producing the same | |
US4114178A (en) | Semiconductor controlled rectifier having an auxiliary region with localized low resistance paths to the control gate | |
US3260901A (en) | Semi-conductor device having selfprotection against overvoltage | |
EP0128268A1 (en) | Semiconductor device having a control electrode | |
US3990090A (en) | Semiconductor controlled rectifier | |
JPH02309676A (ja) | 逆導通形インシュレティッドゲートバイポーラトランジスタ | |
US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
JPS6239547B2 (ja) | ||
JP2784458B2 (ja) | サージ防護素子 |