JPS6135615A - 電源リセット回路 - Google Patents
電源リセット回路Info
- Publication number
- JPS6135615A JPS6135615A JP15791884A JP15791884A JPS6135615A JP S6135615 A JPS6135615 A JP S6135615A JP 15791884 A JP15791884 A JP 15791884A JP 15791884 A JP15791884 A JP 15791884A JP S6135615 A JPS6135615 A JP S6135615A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- power
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は充電スイッチや近接スイッチ等の無接点スイッ
チに用いられ、電源投入時に誤動作を防止するため所定
時間出力を停止させる電源リセット回路に関するもので
ある。
チに用いられ、電源投入時に誤動作を防止するため所定
時間出力を停止させる電源リセット回路に関するもので
ある。
無接点スイッチは電源投入の直後は回路電圧が安定せず
動作が不安定となる。特に高周波発振型近接スイッチ等
においては発振回路が正常に発振を開始した以後でない
と物体を検知することができないので、電源投入後の所
定時間は出力動作を停止する必要がある。そこで無接点
スイッチには電源リセット回路が設けられ、電源が投入
されて電圧が所定電圧に達した後、所定時間経過して始
めて外部に無接点スイッチ出力を出すようにしている。
動作が不安定となる。特に高周波発振型近接スイッチ等
においては発振回路が正常に発振を開始した以後でない
と物体を検知することができないので、電源投入後の所
定時間は出力動作を停止する必要がある。そこで無接点
スイッチには電源リセット回路が設けられ、電源が投入
されて電圧が所定電圧に達した後、所定時間経過して始
めて外部に無接点スイッチ出力を出すようにしている。
このような電源リセット回路には積分用のコンデンサを
微小電流で充電し、その電圧が所定電圧に達するまでの
時間によって出力を遅延させるリセット回路が知られて
いる。このようにリセット回路によれば、遅延時間は積
分コンデンサの容量によって決定されることとなる。
微小電流で充電し、その電圧が所定電圧に達するまでの
時間によって出力を遅延させるリセット回路が知られて
いる。このようにリセット回路によれば、遅延時間は積
分コンデンサの容量によって決定されることとなる。
しかるに小型化が要求される無接点スイッチでは形状が
大きくなるコンデンサを使用することは困難であり、例
えば数１０ｐＦ以下の容量のコンデンサしか使用するこ
とができない。従って遅延時間を長くするためにダーリ
ントン接続を用いたミラー積分回路によってコンデンサ
を積分するするようにしていた。第４図及び第５図はこ
れらの従来のミラー積分による電源リセット回路を示す
図であって、例えば数μへ程度の定電流源１を用い、二
つのＮＰＮ）ランジスタ２．３をダーリントン接続とし
てトランジスタ２のコレクタ・ベース間に積分コンデン
サＣを挿入し、等価的にコンデンサＣの容量を二つのト
ランジスタの電流増幅率（ｈｆｅ ）を乗じたものとし
てその端子電圧をコンパレータ４によって検知し、遅延
時間を得るようにしていた。第５図も同様にＮＰＮ型ト
ランジスタ５とＰＮＰ型トランジスタ６を用いたダーリ
ントン接続によってミラー積分回路を構成したものであ
る。
大きくなるコンデンサを使用することは困難であり、例
えば数１０ｐＦ以下の容量のコンデンサしか使用するこ
とができない。従って遅延時間を長くするためにダーリ
ントン接続を用いたミラー積分回路によってコンデンサ
を積分するするようにしていた。第４図及び第５図はこ
れらの従来のミラー積分による電源リセット回路を示す
図であって、例えば数μへ程度の定電流源１を用い、二
つのＮＰＮ）ランジスタ２．３をダーリントン接続とし
てトランジスタ２のコレクタ・ベース間に積分コンデン
サＣを挿入し、等価的にコンデンサＣの容量を二つのト
ランジスタの電流増幅率（ｈｆｅ ）を乗じたものとし
てその端子電圧をコンパレータ４によって検知し、遅延
時間を得るようにしていた。第５図も同様にＮＰＮ型ト
ランジスタ５とＰＮＰ型トランジスタ６を用いたダーリ
ントン接続によってミラー積分回路を構成したものであ
る。
ところで無接点スイッチに印加される電源が頻繁に断続
される制御方式があるが、ここで用いられている積分コ
ンデンサに電荷が保持された状態で再び電源が投入され
た場合、電源リセット回路が働かずそのまま動作を開始
し誤ったスイッチ出力を与えてしまう可能性がある。従
来の電源リセット回路では電源投入時に誤動作なく無接
点スイッチを動作させるための対策が施されておらず、
頻繁に電源を断続する用途に使用する際に誤動作が生ず
る恐れがあった。
される制御方式があるが、ここで用いられている積分コ
ンデンサに電荷が保持された状態で再び電源が投入され
た場合、電源リセット回路が働かずそのまま動作を開始
し誤ったスイッチ出力を与えてしまう可能性がある。従
来の電源リセット回路では電源投入時に誤動作なく無接
点スイッチを動作させるための対策が施されておらず、
頻繁に電源を断続する用途に使用する際に誤動作が生ず
る恐れがあった。
本発明はこのような従来の無接点スイッチの電源リセッ
ト回路の問題点に鑑みてなされたものであって、頻繁に
電源が断続される場合にも電源投入の毎に所定時間確実
に電源リセット動作を行うことができる電源リセット回
路を提供することを目的とする。
ト回路の問題点に鑑みてなされたものであって、頻繁に
電源が断続される場合にも電源投入の毎に所定時間確実
に電源リセット動作を行うことができる電源リセット回
路を提供することを目的とする。
本発明は無接点スイッチにおいて用いられ電源投入後の
所定時間出力を停止させる電源リセット回路であって、
積分用コンデンサと、電源電圧が所定値に達したときに
積分用コンデンサの充電を開始する電流源と、積分用コ
ンデンサの再端間に接続され、電源投入時に不導通とな
るスイッチング素子と、電流増幅器を用いて積分用コン
デンサを充電するミラー積分回路と、積分用コンデンサ
の電圧を所定レベルと比較し充電電圧が所定値に達した
ときにリセットを停止させる比較手段と、を具備するこ
とを特徴とするものである。
所定時間出力を停止させる電源リセット回路であって、
積分用コンデンサと、電源電圧が所定値に達したときに
積分用コンデンサの充電を開始する電流源と、積分用コ
ンデンサの再端間に接続され、電源投入時に不導通とな
るスイッチング素子と、電流増幅器を用いて積分用コン
デンサを充電するミラー積分回路と、積分用コンデンサ
の電圧を所定レベルと比較し充電電圧が所定値に達した
ときにリセットを停止させる比較手段と、を具備するこ
とを特徴とするものである。
このような特徴を有する本発明によれば、短時間で電源
の断続が行われる用途に無接点スイッチが使用される場
合にも電源を遮断する度に電源リセット回路の積分用コ
ンデンサが直ちに放電されるため、次の電源投入に備え
ることができる。従って頻繁に電源が断続される場合に
も確実に電源リセット動作を行わせることが可能となる
。
の断続が行われる用途に無接点スイッチが使用される場
合にも電源を遮断する度に電源リセット回路の積分用コ
ンデンサが直ちに放電されるため、次の電源投入に備え
ることができる。従って頻繁に電源が断続される場合に
も確実に電源リセット動作を行わせることが可能となる
。
第１図は本発明による電源リセット回路の第１実施例を
示す回路図である。本図において電源の再端間に電圧検
知回路１０が設けられている。電圧検知回路１０は電源
電圧が動作可能な所定値を越えるかどうかを検知する検
知回路であって、電源電圧が所定値を越えれば出力を定
電流源１１に与える。定電流源１１は電圧検知回路１０
から出力が与えられたときに例えば数μＡの一定電流を
トランジスタ１２のエミッタに与えるものである。
示す回路図である。本図において電源の再端間に電圧検
知回路１０が設けられている。電圧検知回路１０は電源
電圧が動作可能な所定値を越えるかどうかを検知する検
知回路であって、電源電圧が所定値を越えれば出力を定
電流源１１に与える。定電流源１１は電圧検知回路１０
から出力が与えられたときに例えば数μＡの一定電流を
トランジスタ１２のエミッタに与えるものである。
トランジスタ１２のコレクタはトランジスタ１３゜１４
から成る電流ミラー回路ＣＭＩに接続されており、その
ベースは積分コンデンサＣ１を介して接地されている。
から成る電流ミラー回路ＣＭＩに接続されており、その
ベースは積分コンデンサＣ１を介して接地されている。
そして積分コンデンサＣＩの両端にエミッタ・コレクタ
が接続された放電用のトランジスタ１５が設けられ、そ
のベースは電源に接続される。トランジスタ１３．１４
のエミッタ面積はＩＳ対ｎ Ｓ ｓ即ちトランジスタ１
４のエミッタがｎ倍となるようにＩＣチップ上に形成さ
れているものとする。電流ミラー回路ＣＭＩのトランジ
スタ１４のコレクタはトランジスタ１２のエミッタと共
に定電流源１１に共通接続され、更にコンパレータ１６
に与えられている。コンパレータ１６はこの電源リセッ
ト回路の電圧が所定値に達すれば無接点スイッチを動作
可能とする出力を与えるものである。
が接続された放電用のトランジスタ１５が設けられ、そ
のベースは電源に接続される。トランジスタ１３．１４
のエミッタ面積はＩＳ対ｎ Ｓ ｓ即ちトランジスタ１
４のエミッタがｎ倍となるようにＩＣチップ上に形成さ
れているものとする。電流ミラー回路ＣＭＩのトランジ
スタ１４のコレクタはトランジスタ１２のエミッタと共
に定電流源１１に共通接続され、更にコンパレータ１６
に与えられている。コンパレータ１６はこの電源リセッ
ト回路の電圧が所定値に達すれば無接点スイッチを動作
可能とする出力を与えるものである。
次に上述した第１実施例の動作について説明する。第２
図はこの無接点スイッチの各部の波形を示す波形図であ
る。本図において第２図（ＩＳ）に示すように時刻ｔｏ
に電源が投入されたとすると、以後電源電圧が上昇する
。そして、電源電圧が所定値に達すれば電圧検知回路１
０より定電流源１１に電圧検知出力が与えられる。そう
すれば定電流源１１より一定の電流が流出し、トランジ
スタ１２と電流ミラー回路ＣＭＩのトランジスタ１４及
び積分コンデンサＣ１に電流が流れ込む、トランジスタ
１２のコレクタ電流はコンデン＋０１に流れ込む電流の
ｈｆｅ倍であり、前述したようにトランジスタ１３．１
４のエミッタ面積がＩＳ対ａＳとなっているため、電流
ミラー回路ＣＭＩによってコレクタ電流がｎ倍に増幅さ
れる。従ってコンデンサＣに流れ込む電流の１ ＋ （
ｎ＋１）Ｘｈｆｅ倍がトランジスタ１２とトランジスタ
１４に流れ込むこととなる。このときトランジスタ１５
はベースが電源に接続されているため逆バイアスされて
おりオフ状態となっている。従って第２図（ｂ）に示す
ようにコンデンサＣ１の端子電圧は徐々に上昇し、それ
に伴ってトランジスタ１４のコレクタ電圧も上昇する。
図はこの無接点スイッチの各部の波形を示す波形図であ
る。本図において第２図（ＩＳ）に示すように時刻ｔｏ
に電源が投入されたとすると、以後電源電圧が上昇する
。そして、電源電圧が所定値に達すれば電圧検知回路１
０より定電流源１１に電圧検知出力が与えられる。そう
すれば定電流源１１より一定の電流が流出し、トランジ
スタ１２と電流ミラー回路ＣＭＩのトランジスタ１４及
び積分コンデンサＣ１に電流が流れ込む、トランジスタ
１２のコレクタ電流はコンデン＋０１に流れ込む電流の
ｈｆｅ倍であり、前述したようにトランジスタ１３．１
４のエミッタ面積がＩＳ対ａＳとなっているため、電流
ミラー回路ＣＭＩによってコレクタ電流がｎ倍に増幅さ
れる。従ってコンデンサＣに流れ込む電流の１ ＋ （
ｎ＋１）Ｘｈｆｅ倍がトランジスタ１２とトランジスタ
１４に流れ込むこととなる。このときトランジスタ１５
はベースが電源に接続されているため逆バイアスされて
おりオフ状態となっている。従って第２図（ｂ）に示す
ようにコンデンサＣ１の端子電圧は徐々に上昇し、それ
に伴ってトランジスタ１４のコレクタ電圧も上昇する。
そしてその電圧が時刻ｔ１に所定レベルに達すればコン
パレータ１６は第２ＦＩ！ＪＣＣ）に示すように出力を
出し、以後無接点スイッチの動作を可能とする。
パレータ１６は第２ＦＩ！ＪＣＣ）に示すように出力を
出し、以後無接点スイッチの動作を可能とする。
さて時刻ｔ２に電源スィッチがオフとなったとすると電
源電圧が低下しトランジスタ１５０ベース電位も低下す
る。そうすればトランジスタ１５のエミッタは積分コン
デンサＣ１の電荷によってベース電位以上となるためト
ランジスタ１５が導通し、そのため積分コンデンサＣ１
は第２図山）に示すように急速に放電する。従って時刻
ｔ３に再び電源スィッチが投入されても同様の動作によ
って電源リセット回路を確実に動作させることが可能と
なる。
源電圧が低下しトランジスタ１５０ベース電位も低下す
る。そうすればトランジスタ１５のエミッタは積分コン
デンサＣ１の電荷によってベース電位以上となるためト
ランジスタ１５が導通し、そのため積分コンデンサＣ１
は第２図山）に示すように急速に放電する。従って時刻
ｔ３に再び電源スィッチが投入されても同様の動作によ
って電源リセット回路を確実に動作させることが可能と
なる。
第３図は本発明による電源リセット回路の他の実施例を
示す回路図である０本実施例において第１図と同一部分
は同一符号を用いて示している。
示す回路図である０本実施例において第１図と同一部分
は同一符号を用いて示している。
本実施例では定電流源１１に補助用コンデンサＣ２と積
分コンデンサＣ３が接続されており、積分コンデンサＣ
３の両端には放電用トランジスタ２０のエミッタ・コレ
クタが接続されそのベースが電源端に接続される。そし
て積分コンデンサＣ３の他端はトランジスタ２１．２２
から成る電流ミラー１路ＣＭ２に接続されており、電流
ミラー回路ＣＭ２は第１実施例と同様にエミッタ面積を
異ならせて電流増幅を行っている。そしてトランジスタ
２２のコレクタは電流増幅用のトランジスタ２３のベー
スに接続されている。トランジスタ２３はコレクタが積
分コンデンサＣ３と共に定電流源１１に共通接続さ・れ
、そのエミッタ端がコンパレータ１６に与えられている
。
分コンデンサＣ３が接続されており、積分コンデンサＣ
３の両端には放電用トランジスタ２０のエミッタ・コレ
クタが接続されそのベースが電源端に接続される。そし
て積分コンデンサＣ３の他端はトランジスタ２１．２２
から成る電流ミラー１路ＣＭ２に接続されており、電流
ミラー回路ＣＭ２は第１実施例と同様にエミッタ面積を
異ならせて電流増幅を行っている。そしてトランジスタ
２２のコレクタは電流増幅用のトランジスタ２３のベー
スに接続されている。トランジスタ２３はコレクタが積
分コンデンサＣ３と共に定電流源１１に共通接続さ・れ
、そのエミッタ端がコンパレータ１６に与えられている
。
本実施例においても電源が投入され電圧検知回路１０よ
り定電流源１１に検知出力が与えられると、定電流源１
１よりコンデンサＣ２，Ｃ３に電流が供給される。ここ
でコンデンサＣ３を流れる電流は電流ミラー回路ＣＭ２
及びトランジスタ２３によって電流増幅され、コンデン
サＣ３の端子電圧が所定値に達するまでコンパレータ１
６の出力によって電源投入時のリセット動作を停止する
。
り定電流源１１に検知出力が与えられると、定電流源１
１よりコンデンサＣ２，Ｃ３に電流が供給される。ここ
でコンデンサＣ３を流れる電流は電流ミラー回路ＣＭ２
及びトランジスタ２３によって電流増幅され、コンデン
サＣ３の端子電圧が所定値に達するまでコンパレータ１
６の出力によって電源投入時のリセット動作を停止する
。
そして電源がオフとなるとコンデンサＣ２の電荷がトラ
ンジスタ２０のエミッタ・ベースを通じて放電し、トラ
ンジスタ２０が導通する。従って積、分コンデンサＣ３
が短絡された状態となって急速に放電される。そのため
次に続けて電源が投入さ゛れても電源リセット動作を再
び動作させることが可能である。
ンジスタ２０のエミッタ・ベースを通じて放電し、トラ
ンジスタ２０が導通する。従って積、分コンデンサＣ３
が短絡された状態となって急速に放電される。そのため
次に続けて電源が投入さ゛れても電源リセット動作を再
び動作させることが可能である。
第１図は本発明による無接点スイッチの電源リセット回
路の一実施例を示す回路図、第２図は第１実施例による
電源リセット回路の動作を示す波形図、第３図は本発明
による電源リセット回路の他の実施例を示す回路図、第
４図及び第５図は従来の電源リセット回路の一例を示す
回路図である。 １．１１・−−一−−−・定電流源 ２． ３． ５
． ６． １２〜１５．２０〜２３−−−−−−−−・
トランジスタ １０−−・電圧検知回路 ４，１６
・−コンパレータＣ１、Ｃ２、Ｃ３−−−−−−−−コ
ンデンサ ＣＭＩ、ＣＭ ２−−−−−−−・電流ミ
ラー回路特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名） 第１図 １１−−−−−−一定を電源 １２〜１５−−−−）うンジスタ ＣＩ−−−−一−−纜分コンデシサ ＣＭＩ−−−−−一電乱ミう−ｔｉＩＷ＆第２図 第３図 第４図 第５図
路の一実施例を示す回路図、第２図は第１実施例による
電源リセット回路の動作を示す波形図、第３図は本発明
による電源リセット回路の他の実施例を示す回路図、第
４図及び第５図は従来の電源リセット回路の一例を示す
回路図である。 １．１１・−−一−−−・定電流源 ２． ３． ５
． ６． １２〜１５．２０〜２３−−−−−−−−・
トランジスタ １０−−・電圧検知回路 ４，１６
・−コンパレータＣ１、Ｃ２、Ｃ３−−−−−−−−コ
ンデンサ ＣＭＩ、ＣＭ ２−−−−−−−・電流ミ
ラー回路特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名） 第１図 １１−−−−−−一定を電源 １２〜１５−−−−）うンジスタ ＣＩ−−−−一−−纜分コンデシサ ＣＭＩ−−−−−一電乱ミう−ｔｉＩＷ＆第２図 第３図 第４図 第５図
Claims (2)
- （１）無接点スイッチにおいて用いられ電源投入後の所
定時間出力を停止させる電源リセット回路において、 積分用コンデンサと、 電源電圧が所定値に達したときに前記積分用コンデンサ
の充電を開始する電流源と、 前記積分用コンデンサの再端間に接続され、電源投入時
に不導通となるスイッチング素子と、電流増幅器を用い
て前記積分用コンデンサを充電するミラー積分回路と、 前記積分用コンデンサの電圧を所定レベルと比較し充電
電圧が所定値に達したときにリセットを停止させる比較
手段と、を具備することを特徴とする無接点スイッチの
電源リセット回路。 - （２）前記ミラー積分回路は、エミッタ面積の異なる一
対のトランジスタによる電流ミラー回路と、電流増幅用
トランジスタとを縦続接続して構成したことを特徴とす
る特許請求の範囲第１項記載の無接点スイッチの電源リ
セット回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15791884A JPS6135615A (ja) | 1984-07-27 | 1984-07-27 | 電源リセット回路 |
| AT85109521T ATE63019T1 (de) | 1984-07-27 | 1985-07-29 | Einschalt-ruecksetzschaltung fuer einen beruehrungslosen schalter. |
| DE8585109521T DE3582620D1 (de) | 1984-07-27 | 1985-07-29 | Einschalt-ruecksetzschaltung fuer einen beruehrungslosen schalter. |
| US06/759,989 US4748352A (en) | 1984-07-27 | 1985-07-29 | Power source reset circuit for contactless switch |
| EP85109521A EP0169583B2 (en) | 1984-07-27 | 1985-07-29 | Power-on reset circuit for contactless switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15791884A JPS6135615A (ja) | 1984-07-27 | 1984-07-27 | 電源リセット回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35460392A Division JPH05335914A (ja) | 1992-12-15 | 1992-12-15 | 電源リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6135615A true JPS6135615A (ja) | 1986-02-20 |
| JPH0558287B2 JPH0558287B2 (ja) | 1993-08-26 |
Family
ID=15660301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15791884A Granted JPS6135615A (ja) | 1984-07-27 | 1984-07-27 | 電源リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135615A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159838A (en) * | 1978-06-07 | 1979-12-18 | Mitsubishi Electric Corp | Protection unit for control unit using micro computer |
| JPS5743396U (ja) * | 1980-08-25 | 1982-03-09 | ||
| JPS58133035A (ja) * | 1982-02-02 | 1983-08-08 | Nec Corp | パワ−オンリセツト回路 |
| JPS5958917A (ja) * | 1982-09-29 | 1984-04-04 | Nec Corp | パワ−オンリセツト回路 |
| JPS59104816A (ja) * | 1982-12-08 | 1984-06-16 | Hitachi Ltd | 起動回路 |
| JPS59163916A (ja) * | 1983-03-08 | 1984-09-17 | Matsushita Electric Ind Co Ltd | リセツトパルス発生装置 |
-
1984
- 1984-07-27 JP JP15791884A patent/JPS6135615A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159838A (en) * | 1978-06-07 | 1979-12-18 | Mitsubishi Electric Corp | Protection unit for control unit using micro computer |
| JPS5743396U (ja) * | 1980-08-25 | 1982-03-09 | ||
| JPS58133035A (ja) * | 1982-02-02 | 1983-08-08 | Nec Corp | パワ−オンリセツト回路 |
| JPS5958917A (ja) * | 1982-09-29 | 1984-04-04 | Nec Corp | パワ−オンリセツト回路 |
| JPS59104816A (ja) * | 1982-12-08 | 1984-06-16 | Hitachi Ltd | 起動回路 |
| JPS59163916A (ja) * | 1983-03-08 | 1984-09-17 | Matsushita Electric Ind Co Ltd | リセツトパルス発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0558287B2 (ja) | 1993-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0368398B1 (en) | Delay-controlled relaxation oscillator with reduced power consumption | |
| US4748352A (en) | Power source reset circuit for contactless switch | |
| US4405871A (en) | CMOS Reset circuit | |
| US5818271A (en) | Power-up/interrupt delay timer | |
| JPH07312542A (ja) | リセット回路 | |
| KR19990087437A (ko) | 아날로그 신호를 디지털 형식으로 변환하는 방법 및 장치 | |
| KR19990066995A (ko) | 전원장치 | |
| US5467053A (en) | Circuit for filtering a signal and integrated circuit comprising such a circuit | |
| JPS6135615A (ja) | 電源リセット回路 | |
| EP0582289A1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JP2001217683A (ja) | Ｒｃ時定数回路 | |
| JPS6135614A (ja) | 無接点スイッチの電源リセット回路 | |
| JPS6410134B2 (ja) | ||
| JPS6214128B2 (ja) | ||
| JPH0560284B2 (ja) | ||
| JPS628569Y2 (ja) | ||
| JPH05335914A (ja) | 電源リセット回路 | |
| KR950007500Y1 (ko) | 입력 주파수 변화에 따른 출력전압 검출회로 | |
| JPH0516725Y2 (ja) | ||
| JPH0353708A (ja) | フィルタ回路 | |
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JPH06223027A (ja) | 切替回路 | |
| JPH08116245A (ja) | タイマ回路及びこれを用いた電子スイッチ | |
| JPS6019313A (ja) | 高出力用集積回路の出力トランジスタ保護回路 |