JPS628569Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は高利得交流増幅回路の様に、外部に大
容量のコンデンサが接続される装置に好適なコン
デンサ充電回賂に関する。

多くの交流増幅回路の場合、交流インピーダン
スを零にするため、大容量のコンデンサを使用す
る。ところが電源投入時にはこれらのコンデンサ
は放電されており、動作状態の電圧に充電される
迄、出力は通常、電源側又はアース側に一杯に振
れる。この際出力負荷としてスピーカがつながれ
ていると、出力が電源側に一杯に振れる結果、非
常に大きな音が出る。

これを図面を用いてより詳細に説明すると、第
１図は従来の交流増幅回路の例を示す図である。
増幅回路１の特性改 のため出力端子６より負帰
還素子２及び３を通じて、負帰還端子７に負帰還
がかけられている。この時、直流分を切るため大
容量のコンデンサ４が負帰還素子２と接地電位と
の間に接続されている。

今電源投入時には、コンデンサ４は電荷が放電
された状態にあるため、負帰還端子７はアース電
位に近い。この負帰還端子７の電位はコンデンサ
４が充電されるに従つてゆるやかに上昇する。一
方入力端子５の電位は比較的早く定常バイアス電
圧にある。従つて、電源投入時に入力が不平衡に
なり、出力としては電源側に急激に振れる。この
ため出力端６に負荷としてスピーカ等をつないだ
場合、非常に大きな音が出る。従来これを避ける
ため別に新たにコンデンサー抵抗による遅延回路
を設けることを行なわれているが、コンデンサ等
の外付素子が増加するため、価格上昇、実装密度
の低下を招き、好ましいことではない。

本考案は上記欠点を取り除き、コンデンサを用
いない簡単な構成でコンデンサを強制充電する回
路を提供するものである。

以下図面を用いて本考案をより詳細に説明す
る。

第２図は本考案の原理を示す図である。第１図
の回路と異なる点はコンデンサ４の一端にスイツ
チング素子１０が接続されている点である。この
スイツチング素子１０はゲート電極１２及び電流
入力端子１１が夫々、定電圧源に接続されてい
る。このスイツチング素子１０はゲート電圧とし
て端子１２、端子１３の電位差により導通、非導
通となり、且つ一度導通すると自己保持機能のた
めゲート電圧が、スレツシユホールド電圧以下に
なつても導通状態を継続し、電流が保持電流値以
下になると非導通とある性質のものである。

今電源投入時にはコンデンサ４はアース電位に
近いためゲート端子１２と端子１３間の電圧がス
レツシユホールド電圧以上になるため、スイツチ
ング素子１０が導通し、端子１４より端子１３に
充電電流が流れコンデンサ４は急速に充電され
る。その後充電されるに従い、充電電流が減少
し、スイツチング素子１０は保持電流以下になり
非導通状態となる。この時コンデンサ４の電圧は
充分上昇しているため、端子１３の電位が高く、
ゲート端子１２は定電圧であることから、端子１
２，１３間はスレツシユホールド電圧より低くな
り、スイツチング素子１０はひき続き非導通状態
である。再び導通するのはコンデンサ４の電位が
下がつた時であるが、然しながらこれ以前にこの
増幅回路１が定常状態になるため、コンデンサ４
の電位は定常状態で落ち着く。このためスイツチ
ング素子１０が再び導通することはない。出力が
急激に電源側に振れるのを防ぐにはこのスイツチ
ング素子の導通する信号の一部を端子１４より取
り出し増幅回路１を制御して出力端子６を強制的
にアース電位とする。この制御は端子１４の電位
により増幅回路１中の駆動トランジスタを強制的
に導通させたり、その他適宜行うことができる。
コンデンサ４の充電完了後スイツチング素子１０
が非導通状態になるが、この時コンデンサ４の電
位が入力端子５より高くなる様端子１１に加える
定電圧電源の電圧を設定しておくと、スイツチン
グ素子１０の非導通により端子１４よりの制御信
号がなくなつても入力の不平衡により出力端子６
の電位はアース電位になつている。その後は帰還
素子３により放電が行なわれ定常のバイアス状態
で落ち着くが、この時の放電は帰還素子３のイン
ピーダンスが高いため緩やかであり、従つて出力
端子６の出力変動も緩やかになりスピーカより発
生する音が減少する。この点コンデンサへの充電
をトランジスタで制御すると、トランジスタはそ
の導通、非導通の自己保持作用をもたないため、
入力端子５のバイアス電圧以上にコンデンサを充
電することはできない。あえてすると、増幅回路
１が正常動作しなくなる。このためトランジスタ
を用いた場合には、コンデンサへの充電電流は所
定バイアス電圧に近づくと、徐々に充電電流が小
さくなり、この時増幅回路１は動作を開始する
が、定常バイアスでないため出力電位が一端電源
側に触れその後正常出力となる。このように正常
出力になるのに長時間を用してしまう欠点があ
る。

第３図はスイツチング素子１０としてサイリス
タ１０ａを用いた第１の実施例を示す図である。
サイリスタ１０ａにはゲート端子があり、端子１
２に接続されている。サイリスタ１０ａはゲート
端子に流れる電流により自己保持機能と保持電流
値以下で非導通となる性質があるため、本考案の
コンデンサ充電回路に用いるスイツチング素子と
して最適である。電源投入時コントロールゲート
１２とカソード１３の電位差のためサイリスタ１
０ａが導通し、コンデンサ４を迅速に充電する。
この際この電流をトランジスタ１５で検出し、そ
のコレクタ出力を増幅回路１の適当な部分に加え
増幅回路１の出力端６の電位を強制的にアース電
位とする。本例においてはサイリスタ１０ａ導通
時のトランジスタ１５のコレクタ電位は入力端子
１１の電位、すなわち定電圧源電位になるので、
出力端６とは逆位相の回路内のカ所にトランジス
タ１５のコレクタ電圧を加えればよい。コンデン
サ４の充電が進み端子１３の電位が端子１１の電
位に近づくに伴ない、充電電流が減少し保持電流
以下になるとサイリスタ１０ａ、トランジスタ１
５がともに非導通となり、後は定常バイアス電圧
に落ち着く。

ところでサイリスタ１０は端子１３の電位が上
昇して非導通状態となると、その後端子１３の電
位が非導通になつた電位より所定の電位範囲内で
下つても導通しない。従つて増幅回路１が定常動
作を行つている時たまたま端子１３の電位が下つ
てもサイリスタ１０は動作せず、増幅回路１の動
作に影響を与えることがない。

第４図はスイツチング素子としてトランジスタ
を組合せた第２の実施例を示す図である。スイツ
チング素子としてはトランジスタ１６，１７、抵
抗１８で構成される。トランジスタ１９は充電電
流検出トランジスタである。この構成の場合、各
トランジスタ１６，１７及び抵抗１８を最適に選
べるため動作の最適化が図れる利点がある。トラ
ンジスタ１６，１７はサイリスタ１０ａと同等の
働きをするように接続されているので、第１の実
施例と同様の機能を有していることは明らかであ
る。

以上の様に、本考案によれば僅か数点の素子の
追加により従来の欠点が解決され、コンデンサの
ように半導体集積回路化した場合外付けとなる素
子を全く追加せずに特性の向上が図れるため、本
考案の実施的効果が大きい。

また本考案は図面で表した回路接続に限定され
ず、PNPトランジスタをNPNトランジスタに、
NPNトランジスタをPNPトランジスタに入れ、
換えて電源等の極性を逆にして構成した場合も適
用しうことは説明するまでもない。

更にコンデンサとして図面に示した様に負帰還
回路に使われた列をあげたが、ハムリツプルフイ
ルタ等他の目的に使われる大容量コンデンサの場
合も使用できる。

【図面の簡単な説明】

第１図は交流増幅器の従来例を示す回路図、第
２図は本考案の充電回路の基本的構成を示す回路
図、第３図、第４図はそれぞれ本考案に係る第
１、第２の実施例を示す回路図である。 １……交流増幅回路、２，３……帰還素子、４
……コンデンサー、５……入力端子、６……出力
端子、７……帰還端子、１０……スイツチング素
子、１１……スイツチング素子電流入力端子、１
２……スイツチング素子ゲート端子、１３……ス
イツチング素子電流出力端子、１４……スイツチ
ング素子外部制御端子、１０ａ………サイリス
タ、１５，１６，１７，１９……トランジスタ、
１８……抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端子と帰還端子と出力端子と該出力端子か
   ら該帰還端子に信号を負帰還する少くとも抵抗と
   コンデンサとを含む負帰還回路とを備え、前記コ
   ンデンサの充電電圧に応じて前記帰還端子のバイ
   アス電圧が決まる増幅回路と、前記コンデンサに
   充電電流を供給するサイリスタ構成のスイツチン
   グ素子と、前記スイツチング素子のゲート端子に
   前記コンデンサの充電電位を決める電圧を与え
   て、前記コンデンサへの充電を前記帰還端子のバ
   イアス電圧が前記入力端子のバイアス電圧より所
   定電圧だけ高くなるまで行うように前記スイツチ
   ング素子の導通を制御する手段と、前記コンデン
   サへの充電電流を検出して、充電期間には前記出
   力端子を接地電位に保つ手段とを含むことを特徴
   とする増幅器。