JPS613524A

JPS613524A - 半導体集積論理回路

Info

Publication number: JPS613524A
Application number: JP59124249A
Authority: JP
Inventors: Shoichi Tanaka; 正一田中
Original assignee: Individual
Current assignee: Individual
Priority date: 1984-06-16
Filing date: 1984-06-16
Publication date: 1986-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は半導体集積論理回路に関し、特にＭＴＳ論理回
路に関する。

背景技術ＭＩＳ論理回路は集積度が高く、消費電力が小さい利点
を持つので、広く使用されている。ＭＩＳ論理回路とし
て、第一電源と出力接点を接続する一個または複数のＭ
ＩＳトランジスタ（駆動素子と略称される。）と、出力
接点と第二電源を接続するＭｌｌトランジスタ（負荷素
子と略称される。

）を備えるＭＩＳ論理回路が一般的である。上記のＭＴ
Ｓ論理回路は以下において負荷素子論理回路と略称され
る。また−上記の負荷素子の代わりに上記の駆動素子と
異なるチャンネル導電形を持つＭＩＳトランジスタを備
える相補論理回路も使用されている。前者は集積度が高
く、そしてＰチャンネルトランジスタを使用しないので
、高速である。後者は消費電力が非常に小さい。０７１
者は更に゛　スタチック論理回路とダイナミック論理回
路に分類され、ダイナミック論理回路はレシオ論理回路
とレシオレス論理回路に分類される。スタチック論理回
路は高速であり、ダイナミック論理回路は消費電力が小
さい。ＭＩＳ論理回路において負荷素子はＭＩＳトラン
ノスタが使用される。これは駆動素子と負荷素子を同じ
工程で作れ、さらにそのレシオ比を制御しやすく、高抵
抗を小さい面積で作れるからである。もちろん抵抗など
を負荷素子としてもよい。［′ｆＢ、子通信ハンドブッ
ク］、オーム社、５４６頁、は縦型接合ゲートトランジ
スタを記載する。［超ＬＳＩ技術２　回路設計］、西沢
潤−先生、工業調査会、＋５７頁から１９３頁、はＳＩ
Ｔ論理回路を記載する。

発明の開示上記のＭＩＳ論理回路の論理速度は本質的に高速である
が、その出力抵抗が大きいので、負荷容量を駆動する時
に遅延時間が非常に増加する。その結果ＭＩＳ論理回路
は高速用途には使用されなか−）た。本発明の目的はこ
の課題を解決し、高速ＭＩＳ論理回路を開発する事であ
る。本発明の特徴と効果が以下に説明される。

（１）、第一電源と出力接点は１個５．または直並列続
された複数個のＭＩＳトランジスタ（以下において駆動
素工と略称される。）によって接続され、そして出力接
点と第二電源は負荷素子によって接続された半導体集積
論理回路において、上記の゛１′導体集積論理回路（以
下において反転論理回路と略称される。）の出力接点は
ソースホロワ回路を構成する縦型接合ゲートトランジス
タのゲート電極に接続され、そして上記の縦型接合ゲー
トトランジスタは上記の駆動素子と異なる導電形を持ち
、そして上記の縦型接合ゲートトランジスタのトレノ電
極は第一電源または第三電源に接続され、そしてＬ記の
縦型接合ゲートトランジスタのソース電極は出力接点に
接続される事を特徴とする半導体集積論理回路。

（２）、上記の反転論理回路の出力接点に接続される駆
動素子のドレノ領域は」−記の縦型接合ゲートトランジ
スタのゲート領域を兼ねるＪｆを特徴とする第１項記載
の半導体集積論理回路。

（３）、１−記の反転論理回路の出力接点に接続される
駆動素子のドレン領域は上記の反転論理回路の負荷素子
であるＭＩＳトランジスタのソース領域を兼ね、そして
、１−記の反転論理回路の出力接点は他のＭＩＳトラン
ジスタのゲート電極に接続されない事を特徴とする第２
項記載の半導体集積論理回路。

（４）、−ｈ記の反転論理回路の出力接点は一上記のソ
ースホロワ回路の負荷素子であろＭＩＳトランジスタの
ゲート電極に接続され、そして上記のソースホロワ回路
の負荷素子であろＭＴＳトランジスタは反転論理回路の
駆動素子と同しチャンネル導電形を持ち、そして上記の
ソースホロワ回路の出力接点と第二または第二または他
の電源を接続する事を特徴とする第１項記載の半導体集
積論理回路。

（５）、、ｌｚ記の反転論理回路の駆動素子はそのゲー
ト電極にＯ論理仁号電匡が印加される時に遮断され、そ
して上記の反転論理回路の出力電圧の論理振幅はト、記
の反転論理回路に印加される第一電源と第Ｔ′、電源の
電圧差の半分以下である事を特徴とする第１項記載の半
導体集積論理回路。

（６）、上記の反転論理回路と上記のソースホロワ回路
は同じ電源電圧を印加される事を特徴とする第５項記載
の半導体集積論理回路。

（７）、上記の反転論理回路の出力接点は１個または直
列に接続された複数の駆動素子であるＭＩＳトランジス
タによって接続され、そして反転論理回路め出力接点は
電気的に独立する複数のソース電極を持つ縦型接合ゲー
トトランジスタのゲート電極に接続される事を特徴とす
る第１項記載の半導体集積論理回路。

（８）、上記の縦型接合ゲートトランジスタのゲート領
域とソース領域のどちらかまたは両方は１゜原子／ＣＣ
から１０　原子／ＣＣの不純物濃度を持つ事を特徴と４
°る第１項記載の半導体集積論理回路。

（９）、負荷素子が遮断され、そして縦型接合ゲートト
ランジスタのゲート電極に１論理信号電圧が印加される
ソースホロワ回路は１論理信号電圧を基準として論理振
幅の２０％以下の範囲の出力接点電位を持つ事を特徴と
する第１項記載の半導体集積論理回路。

（１０）、上記のソースホロワ回路の出力接点はバス線
に接続され、そして上記のソースホロワ回路の負荷素子
は上記のバス線に接続される縦型接合ゲートトランジス
タの共通のクロック負荷素子である事を特徴とする第９
項記載の半導体集積論理回路。

（１１）、上記のソースホロワ回路の負荷素子はクロッ
ク負荷素子であり、そしてＦ記のクロック負荷素子が遮
断される時に、−上記のソースホロワ回路の出力接点は
！論理信号電圧とＯ論理信号電圧の間の電位を持つ事を
特徴とする第１項記載の半導体集積論理回路。

（１２）、論理演算を実施しない時に、上記のソースホ
ロワ回路のクロック負荷素子は遮断される事を特徴とす
る第１１項記載の半導体集積論理回路。

以−！−に説明された本発明の集積論理回路の特徴と効
果が以下に説明される。クレーム１において、入力論理
電圧を反転するＭＩＳ反転論理回路の出力電圧を縦型接
合ゲートトランジスタを使用するソースホロワ回路によ
って電流増幅およびレベルシフトする事が開示される。

このようにすれば出力抵抗が小さくなるので、遅延時間
は改善される。

そして」二足の縦型接合ゲートトランジスタは基板をド
レン領域とするので、非常に小形にでき、上記のドレン
領域への電圧の印加も簡単になる。一般に縦型接合ゲー
トトランジスタのドレン領域には特別の電源電圧を印加
する必要があるので、上記の集積度改善効果は大きい。

そして反転論理回路の駆動素子であるＭＩＳＩ−ランノ
スタのドレン領域と縦型接合ゲートトランジスタのゲー
ト領域を同じ工程で作る事ができる利点がある。反転論
理回路とソースホロワ回路の負荷素子は一般的にＭＩＳ
トランジスタが使用されるが、接合ゲート形トランジス
タまたは抵抗を使用する事も可能である。反転論理回路
をＣＭＯ９論理回路で構成してもよい。クレーム２にお
いて、反転論理回路の駆動素子であるＭＴＳトランジス
タのドレン領域は上記の縦型接合ゲートトランジスタの
ゲート領域を兼ねる。このようにすれば上記の反転論理
回路の負荷容量は非常に小さくなるので、その遅延時間
は大幅に改善される。上記の縦型接合ゲートトランジス
タは好ましくは接合ゲート形ＳＩＴが一使用される。こ
の半導体素子は短いチャンネルを持ち、その出力抵抗は
非常に小さくできるので、負荷容量を高速で充電または
放電できる。クレーム２の第二の効果は上記のドレン領
域とゲート領域の兼用によって、集積度が改善される事
である。

タレ−１５３はクレーム２のｌ実施例であり、上記の兼
用領域は更に反転論理回路の負荷素子であるＭｉｓトラ
ンジスタのソース領域を兼ねる。そして上記の兼用領域
は他の出力接点を持たない。このようにすれば反転論理
回路の負荷容量は非猟に低減されるので、遅延時間はさ
らに大幅に小さくなる。クレーム４は反転論理回路の出
力接点を上記のソースホロワ回路の負荷素子であるＭＩ
ＳＩ−ランノスタのゲート電極に接続する事を特徴とす
る。ただし」〕記のソースホロワ回路の負荷素子は反転
論理回路の駆動素子と同じ導電形を持つ。このようにす
ればソースホロワ回路の消費電力は大巾に節約される。

すなわちソースホロワ回路の縦型接合ゲートトランジス
タとソースホロワ回路の負荷素子は異なる導電形を持ち
、相捕的な動作をする。クレーム５において、上記の反
転論理回路の駆動素子は０論理信号電圧が印加される時
に、遮断され、そしてその論理振幅は反転論理回路の電
源電圧差の半分以下になるように反転論理回路の駆動素
子と負荷素子のレシオ比が設計される。

このようにすれば論理振幅の低減によって遅延時間は大
巾に短縮される。そして反転論理回路のレシオ比がばら
ついても次段のソースホロワ回路の出力接点に接続され
る反転論理回路の駆動素子は遮断されるので、ノイズマ
ーツノが確保ざイ１ろ。

さらに重要な事は反転論理回路の駆動素子と負荷素子の
レシオ比の低減によって、駆動素子が遮断される時に反
転論理回路の出力接点はその負荷素子によって急速に充
電される事である。従来のスクチックＭＩＳ論理回路に
おいて、レシオ比の圧縮は反転論理回路の０論理信号電
圧の増加を拓き、その結果次段の反転論理回路の駆動素
子を導通さＵる欠点があった。この欠点は本発明のソー
スホロワ回路のレベルシフト効果によって解決された。

すなわち反転論理回路の０論理信号電圧が大きくても次
段のソースホロワ回路の出力電圧は０論理信号電圧の方
向にレベルシフトされるので、その出力接点に接続され
る反転論理回路の駆動素子は十分に遮断される。このク
レームは遅延時間の短縮に大きな効果を持つ。クレーム
６はクレーム５の１実施例であり、反転論理回路とソー
スホロワ回路を同じ電源電圧で動作させろ事を開示する
。

即ち、反転論理回路の論理振幅を小さく維持すれば、十
分に縦型接合ゲートトランジスタのゲート／ソースｌ］
、ｌｊ　ヲ４　バイアスできるので、ソースホロワ回路
に反転論理回路と賃なる電源電圧を印加する必要はない
。クレーム７において、上記の反転論理回路の駆動素子
は１個のＭＩＳトランジスタによって構成される。そし
て縦型接合ケ−トトランジスタは複数のソース電極を持
つ。このようにすれば、反転論理回路の駆動素子と負荷
素子のチャンネル抵抗とその負荷容量を最小に設計でき
、そして出力信号電圧が入力信号電圧の論理状部によ−
１て変動しない。このクレームの他の実施例において、
反転論理回路の出力接点と第一電源は直列に接続された
複数のＭＩＳトランジスタによって接続される。このよ
うにすれば前記の実施例と同様に人力信号電圧によって
出力電圧は変動しない。

もちろんこの場合にも縦型接合ゲートトランジスタは複
数のソース電極を持つ事が好ましい。その結果、ノア論
理とナンド論理を実施できる。クレーム８において、ソ
ースホロワ回路の縦型接合ゲートトランジスタのゲート
領域とソース領域のとちらかまたは両方は低濃度の領域
に設計される。

このようにすれば縦型接合ゲートトランンスタのソース
領域とゲート領域を近接して配置できるので、集積度が
改善され、反転論理回路の負荷容量が低減される。好ま
しい１実施例において、縦型接合ゲートトランジスタの
ゲート領域が低濃度に設計される。その結果反転論理回
路のＭ’ｌ　Ｓ　）ランジスタのゲート電極とそのドレ
ン領域間の寄生容量が低減される。本発明において、反
転論理回路の出力接点に電極線を接続する必要は無いの
で、ケート／ドレン兼用軸域を低濃度にする事は容易で
ある。１実施例において、縦型接合ゲートトランジスタ
はＰ形チャンネル領域を持ち、そしてそのソース領域に
Ｐ形不純物をトープしたポリシリコン線を接続する。こ
のようにすれば上記のポリシリコン−線からソース領域
にＰ形不純物をオートドープできるので、縦型接合ゲー
トトランジスタのソース領域にＰ−１形領域を作る必要
がない。そして非常に薄いＰ＋形ソース領域を作る事が
できる。他の１実施例において、縦型接合ゲートトラン
ノスクのソース領域に金属線か直接に接続される。金属
／Ｐ形領領域ショットキ接合は弱いので、Ｐ４ソース領
域の設置を省略できる。また上記の金属線とＮ形ケート
領域はショットキ接合によって電気的に絶縁されるので
、縦型接合ゲートトランジスタを小さく作る事が可能に
なる。これらの技術を使用すれば縦型接合ゲートトラン
ジスタのソース領域を薄くまたは省略できるので、Ｎ形
ゲート領域も薄くできる。その結果−反転論理回路の負
荷容量を低減でき、製造工程を簡単にできる。

クレーム９において、ソースホロワ回路のクローｌり負
荷素子であるＭＩｓトランジスタまたは接合ゲートトラ
ンジスタが遮断され、そしてその縦型接合ゲートトラン
ジスタのゲートに１論理信号電圧が印加される時に、上
記の縦型接合ゲートトランジスタは遮断され、そのソー
ス電極は１論理信号電圧に近い出力電位を保持する。こ
のようにすれば、論理演算を実施しない時にソースホロ
ワ回路の消費電力は０になり、そしてソースホロワ回路
の負荷素子の導通によって直ちに論理を実施できる。ク
レーム１０はクレーム９のｌ実施例であり、上記のソー
スホロワ回路の出力接点はバス線に接続される。そして
上記のソースホロワ回路の負荷素子は共通のクロック負
荷素子である。そしてバス線に論理電圧を出方する前に
上記のバス線は１−記のクロック負荷素子によって１論
理信号電圧に充電される。そしてバス線に接続される総
ての縦型接合ゲートトランジスタはｌ論理信号電圧を入
力されて遮断されている。次に任意の縦型接合ゲートト
ランジスタに出力論理電圧が入力されて、バス線は放電
されて０論理信号電圧になるか、または放電されずに１
論理信号電圧を保持する。

このようにすれば大きな容量を持つバス線はダイナミッ
ク駆動されるので、各縦型接合ゲートトランジスタは小
型化でき、消費電力は非常に小さくなる。このクレーム
の実施例において、縦型接合ゲートトランジスタはＳＩ
Ｔである事が非常に好ましい。ＳＩＴは大きな電流駆動
能力と大きな相互コンダクタンスを持ち、クロック負荷
素子を遮断して１．、ｌ論理信号警圧を入力される縦型
接合ゲートトランジスタ（ＳＩＴ）のソース電位の低下
は非常に小さい。クレームＩＩにおいて、ソースホロワ
回路はクロック負荷素子であるＭＩＳ）ランジスタまた
は接合ゲートトランジスタを持つ。そして、上記のクロ
ック負荷素子が遮断される時に、縦型接合ゲートトラン
ジスタも遮断され、上記のソースホロワ回路の出力接点
は０論理信号電圧と１論理信号電圧の間の電位を持つ。

好ましいｌ実施例において上記のクロック負荷素子が遮
断されると同時にまたはその前に前段の反転論理回路の
出力接点は駆動素子側の第一・電源から遮断され、その
出力接点に１論理信号電圧が印加される。好ましい実施
例において、上記のソースホロワ回路の出力接点は０論
理信号電圧と１論理信号電圧の中間電圧を中心として、
その上下に＋／＝２５％の範囲の電位を持つ。そして論
理実行期間の前に各クロック負荷素子を導通する。その
結果各ソースホロワ回路の出力接点は中間電位を一時的
に保持するので、論理速度は非常に早くなる。これはす
べての反転論理回路の駆動素子に中間電圧が印加される
ので、各反転論理回路の出力接点は中間の電位を持ち、
その結果ソースホロワ回路の出力接点は論理信号電圧が
縦型接合ゲートトランジスタのゲートに入力されるまで
、中間電圧を一時的に賄持するからである。クレーム１
２はクレーム１１の１実施例であり、上記のソースホロ
ワ回路のクロック負荷素子は論理を実行しない期間に遮
断される。このようにすれば消費電力が節約できる。ク
レーム９において、論理実行期間に１論理信号電圧を入
力されるソースホロワ回路の消費電力は大巾に節約でき
る。

本発明の他の特徴と効果が以下の実施例で説明される。

発明を実施するための最良の形態以下の実施例において、縦型接合ゲートトランジスタは
非常に短いチャンネル長を持ち、ゲートによってソース
領域の近傍に作られる電位障壁が電流を制御するＳＩＴ
を使用する。５ｒＴｉよソースホロワモードで使用する
時に、優秀な電流駆動能力と電流遮断能力を持つ。色沢
先生の前記の本の１５９Ｎにチャンネル電流１ｄが以下
のように算出されている。１　＝　１　ｏｘ　ｅ（−Ｑ
Ｘ　ｎ（Ｖ　ｇ−Ｖ　ｄ／　ｕ）／ｋＴｌ＝　Ｉｏｘｅ
（−ｑＶ’／ｋＴ）　　　ただし、（）は指数項を表す
。１はチャンネル電流、１０は定数、ｑは電荷、ｋはボ
ルツマン定数、Ｔは温度、Ｖｇはゲート電圧、Ｖｄはド
レン電圧、ｎは！に近い能率係数、Ｕは電圧増幅率であ
る。たとえば２ＳＪ２４において、Ｕは大体１０以上の
数値を持つ。

ドレン電圧Ｖｄが大体ソース電圧Ｖｓに等しい小電圧領
域において、ゲート空乏層がチャンネルを空乏化する時
に、電流Ｉは遮断（ビンヂオフ）される。

この時のゲート電圧ｖｇはゲート領域がチャンネル領域
よりも不純物濃度がはるかに大きい時に、チャンネル領
域のゲート空乏層Ｗは　　　Ｗ−（２ＥｏＥｓ（Ｖｇ−
Ｖｓ＋ＶＤ／ｑＮ）Ｎ　／２）で決定される。ただし、
Ｅｏは真空誘電率、Ｅｓは比誘電率、Ｖｊは接合の拡散
電位、Ｎはチャンネル領域の不純物濃度である。したが
るでゲート空乏５ｗがチャンネルｒｌ＋　Ｗ　ｔの約１
／２になる時に、上記の小ドレン電圧を持つＳＩＴはビ
ンヂオフされる。ドレン電圧Ｖｄの増加は前の式よりゲ
ート電圧Ｖｇ／ｕの低下と等しい。したがってＰチャン
ネルＳＩＴにおいて、ドレン電圧の負方向への変化△Ｖ
ｄはゲート電極に電圧変化ΔＶｄ／ｕが帰還される事に
等しい。Ｕは一般に１０以上であるので、」１記の帰還
は小さい。じょＳＩＴをソースホロワモードで使用４°
る時に、」１記の帰還は論理振幅の減少を招く。しかし
この減少は前段の反転論理回路の電圧増幅によって簡単
に補償される。図！は本発明のｌ実施例を表す断面図で
ある。約１０口５）原子／ＣＧの・Ｐ形基板ｌの表面に
約’５ｘｔＯ（１７）原子／ＣＣのＮ影領域２Ａ、２＋
’３．２０が約１．５ミクロンの深さに作られる。２Ａ
は反転論理回路の駆動素子であるＭＩＳトランジスタの
ソース領域であり、２Ｃは反転論理回路、の負荷素子で
あろＭ！Ｓトランジスタのドレン領域である。２ＢはＳ
ＩＴの、ケート領域であり、Ｌ記の駆動素子のドレン領
域と上記の負伺素子のソース領域を兼ねる。

２Ａと２Ｂは０．０７ミクロンのゲート絶縁膜を介して
配置されたゲート電極４Ａによって電気的に導通される
。２Ｂと２０は同様にゲート電極４Ｂによって電気的に
導通されている。Ｎ影領域２Ｂは図２で示されるように
開口されてチャンネル領域３Ｂが作られている。Ｐ形チ
ャンネル領域３Ｂの水平中は約４ミクロンである。上記
のゲート電極４Δ、４Ｂと、Ｎ影領域２Ａ、２Ｂと、Ｐ
形ヂャンネル領域の表面に、ポロンをドープしたポリシ
リコン電極線９Ａ、９Ｂ、９０．９Ｄ、９Ｂが接続され
る２、９Ｃからボロンをチャンネル領域３Ｂの表面に約
０．４ミクロン以下だけオートドープさせて接触抵抗を
減らし、そしてＰ＋ソース拡散を省略し、そしてＮ形ゲ
ート領域２Ｂの深さを減らす事ができる。Ｎ影領域２Ｂ
の深さの減少はＳＩＴの特性を改善し、モしてＭＩＳ＋
−ランジスタの寄生容量を低減するので、非常に重要で
ある。ＳＩＴのソース抵抗の増加を許容する時に、上記
のオートドープは省略でき、９Ｃを金属線に代えてもよ
い。ただし、電極線９　Ａ、９　Ｂをリンをドープした
ボリンリコンによって作り、リンをオートドープするか
またはＮ影領域２　Ａ、２　Ｃとの接触部にＮ十領域を
拡散する事が好ましい。ゲート電極４Ａ、４Ｂは高濃度
にドープされたポリンリコンによって作られる１、埋め
込み酸化物によって作られた絶縁分離領域５の下に反転
防止用のＰ形領域６が作られる。８は保護用の絶縁膜で
ある。このＳＩＴの遮断ゲート電圧は約３ｖである。図
３は図１の各トランジスタを使用する本発明の１実施例
等価回路図である。この実施例において反転論理回路１
９の出力接点２１は駆動素子であるＮチャンネルＭ　Ｉ
　Ｓ　’ｈランジスタ１０によって第一電源１６に接続
される。そして２１は負荷素子であるデプレッションＮ
チャンネルＭＩＳトランジスタ１０によって第二電源１
７に接続される。１２のゲート電極は第二電源に接続さ
れる。インバーターである反転論理回路１９の出力接点
２１は５ＩＴ１１のゲートを兼ねている。５ＩＴ１１は
独立する２個のソース電極１’５Ａ、１５Ｂを持つ。−
り記のソース電極は開放形の出力接点を構成する。

ＭＩＳトランノスタ１０のゲート電極は共通の入力接点
１４を持つ。１４と第二電源１７は負荷素子であるデブ
レッンヨンＭｒＳトランノスタ１３によって接続される
。そのゲートは第二電源１７に接続される。この論理回
路はノア回路を構成する。駆動素子１０を直列または／
そして並列に接続された複数のＭＩＳ）ランジスタで構
成する事も可能である。たたし図３の開放された出力接
点構成において、各入力接点は負荷素子によって第二電
源に接続さ（ｔろ。電流を節約する実施例において、！
３と夏２のどちらかまたは両方はゲートとソースを接続
する事が好ましい。特に１３のゲートはソースに接続す
る事が好ましい。出力接点２１を１２と１３のゲートに
接続しても良い。ただし２１の負荷容量は増加する。ｌ
実施例において第一電源！６はＯＶ、第二電源１７は＋
５■、第三電源Ｉ８は一５ｖである。モしてＭＩＳトラ
ンジスタのしきい値電圧ＶＴは約０．５Ｖである。

駆動素子ｌＯに０論理信号電圧であるＯｖが入力する時
に、１０は遮断され、２１は５ｖになる。

そして駆動素子ＩＯに１論理信号電圧であるは２■が人
力される時に出力接点２１は３■になる。

そして５ｒＴＩＩに入力する０論理信号電圧は約３■で
あり、そのｌ論理信号電圧は約５ｖである。

５ｖが入力される時に、ＳＴＴのソースは約２ｖになり
、３ｖが入ツノされる時にＳＩＴのソースは約ＯＶにな
る。３図２は図１と図３の１実施例平面図である。負荷
素子１３はゲート電極４ＣとＮ形ソース領域２ＤをＰｆ
っＭＩＳ）ランジスタである。

１２と１３をデブレッンヨン形にするにはチャンネルに
リンをドープすればよい。またはＮ影領域２Ｃを延長し
てもよい。駆動素子１０が導通ずる時に駆動素子は負荷
素子の１５倍のチャンネル抵抗を持つように設計される
。図４はＩ電源で駆動される図３の変形実施例である。

駆動素子ＩＯの０論理信号電圧−ＶＴ＝２Ｖ、そのｌ論
理信号電圧は３．５Ｖ、ＳＩＴにＯ論理信号電圧は３５
Ｖが入力される時にそのソースは０論理信号電圧２■に
なり、ＳＩＴに１論理信号電圧５ｖが入力される時にそ
のソースは１論理信号電圧３５Ｖになる。第二電源は＋
５Ｖ、第一電源はＯＶである。１０が導通する時に、駆
動素子１０は負荷素子Ｉ２の約２３倍のチャンネル抵抗
を持つ。

駆動素子ＩＯはデプレッノヨン形でもよい。図５は図３
の変形実施例を表す等価回路図である。独立する多入力
接点と１個の出力接点を持つ。■ＯＡは複数の駆動素子
で構成される。図６は図３の変形実施例を表す等価回路
図である。反転論理回路１９は第一電源Ｉ６と第三組［
１７の間に配置され、ソースホロワ回路２０は第一電源
１６と第三電源１８の間に配置される。駆動素子１０は
デブレｌノー１ンＭ　Ｉ　Ｓ　トランジスタであり、そ
のＶ′ｒは一２ＶＣある。駆動素子１０に０論理値吋電
月−２ｖが入りずろ時に、ＭＩＳトランジスタ１０は遮
断され、出力接点２１は５ｖになる。そして１論理値号
電圧０■が人力する時に、３■になろ１、Ｓ　Ｉ　”Ｉ
’　Ｉ　Ｉ　ノ遮断（ヒン−／−ｔ））電［ｒは５■で
ある。Ｓ　Ｉ　Ｔに１論理値号電圧５ｖが人力される時
に、そのソース電極は１論理値号電圧Ｏｖになる。そし
、てＳ　Ｉ　Ｔに０論理値号電圧３ｖが人力される時に
、そのソース電極はＯ論理信号！ＩＥ−２ＶにｋＣろ。

ソースホロワ回路の負荷素子１３は第−市′ｒＡＯｖと
人力接点Ｉ４を接続するデブレノノヨンＭＩＳトランジ
スタであり、そのゲート電極は第−電瀝１５■に接続さ
れている。１０が導通４ろ時に、駆動素子ＩＯは負荷素
子１２の１５倍のチャンネル抵抗を持つ１１図６の回路
は多くの１１１点を持−〕１．第　の利点はソースホ〔
１ワ回路の電源型１Ｆが小さくできるのて、消費電力が
大幅に節約できろ“１ｔである。第二の利点は５ＩＴ１
１のゲート電極に１論理信叶電圧５■が印加される時に
、ＳＩＴのチトンネルは遮断またはかなり高抵抗になる
ので、論理実行期間に約半分のソースホロワ回路は電力
をほとんど消費廿ず、１１′１費電力はさらに改善され
る。もちろん論理を実行しない期間に１３に負荷素子１
３を遮断すれば論理を実行しない期間のソースホロワ回
路の消費型カムＯになる。

第３の利点は駆動素子１０、負荷素子１２．１３をすべ
てデブレソンヨンＭＴＳ・トランジスタで統一できるの
で、製造工程が簡単になる事である。

そのＩ実施例において各ＭＩＳト□ランジスタのチャン
ネル領域はＳ　Ｉ　Ｔのゲート領域と同し工程で作られ
る。消費電力を節約する実施例において、図６の負荷素
子Ｉ３は当然ゲートとソースを接続したデプレソンヨノ
ＭＩＳトランジスタで構成できる。さらに図６の実施例
において、各Ｍ［ＳトランジスタＩ　Ｏ，１２，１３は
すべてデブレノンヨノ形であるので、同じしきい値組［
Ｅ　Ｖ　ｒを持−ノラテラル接合ゲート形トランノスタ
に変史できる。即ち図７の断面図において、ＭＩＳゲー
ト電極の代イつりに、その下にＰｉ形ケート領域２５Ａ
、２’５１３を配置すればよい。２５Ａは反転論理回路
の駆動素子のケート領域であり、２５Ｂは反転論理回路
の負６：Ｉ素−ｒのゲート領域である。図７は図６にお
いて、各ＭＩＳ＋・ランジスタのチャンネル領域をＳＩ
Ｔのゲート領域を延長した実施例を表す断面図である。

負６：ｆ累子Ｉ３のケート電極には５Ｖが印加される。

図８は図６を使用４−ろ同期バス駆動ｌ１ｊｌ路を表す
。バス２３と第二電源−５■は各論理回路２２（Δ、Ｂ
、Ｃ０Ｄ）からそれぞれ人力を受は取ルソ−７，ホ（７
’７回路の５ＩＴ１１（Δ、Ｂ、Ｃ。

Ｄ）のによって接続される。そしてバス２３と第一電源
Ｏｖはソースホロワ回路の共通のクロ・・ツク負イ、す
素ｒ−であるデブレソンジンＭＩＳトランジスタ１３に
よって接続される１、論理を実行しなし１期間に各論理
回路２２（Ａ、）（、Ｃ，Ｄ）は１論理値号電圧）５ｖ
を出力し、各Ｓ　Ｉ　Ｔ　ｌ　ｌ　（Ａ、Ｂ、Ｃ，Ｄ）
は遮断されている。Ｓ　Ｉ　’Ｉ”にｌ論理１３号電圧
を印加するには１１１１段の反転論理回路の駆動素子側
の放電経路を通断すればよい１．負荷素子１３は樽通し
、バス２３はＯｖに充電される。負曲素−１”１３はご
の論理非実行期間の終わりに遮断される。次の論理実行
期間に各論理回路の１個がＳ　Ｉ　’［”を導通すると
きに、バスの電位は０論理値号電圧３ｖまたは１論理値
号電ＢＥ５Ｖを持つ、、シたがって、このようにすれば
同期バスをＳ　［Ｔソースホロワ回路でグイナミソク動
作させる事ができる。図９は図５の変形実施例等価回路
図である。ソースホロワ回路の負荷素子＋３ＡはＮチャ
ンネルデブレッノヨンＭＩＳトランジスタであり、ＳＩ
ＴはＩ）チャンネルＳＩＴであり、反転論理回路の出力
接点はＬ記の２個の素子のケート電極に接続される。こ
の上つにすれば消費１１力は大幅に節約できる。２図！
０は図５の回路で作られた゛１′痺体メモリのセンスア
ップを表す等価回路図である。駆動素子１０Δと負６；
１素子Ｉ２Δて構成される反転論理回路１７Ａの出力接
点２１Δはソースホロワ回路２ＯＡのＳｌ′１゛１１Δ
のゲートに接続サレ、駆動索−ｒ−１０１１１と負ＩＡ
Ｉ素１’−１２’［（で構成される反、転論理回路１７
［）の出力接点はソースホ［ノワ回路２０［檻のＳＩＴ
　Ｉ　Ｉ　Ｂのケートに接続される。そして負荷素ｒ−
１３Ａと５ＩＴＩＩΔで構成されるソースホロワ回路２
ＯＡの出力接点＋５Ａと、駆動素子＋Ｏｒ３のゲートは
信号線２６Ｂに接続される。負荷素子１３ｒ３と５ＩＴ
ＩＩＢで構成されるソースホロワ回路２０Ｂの出力接点
１５Ｂと、駆動素子＋ＯＡのゲートは信号線２６Ａに接
続される。駆動素子ＩＯＡ、１０１３のソース電極はク
ロノクトランンスク２５を介ｌ、て第一電源１６に接続
される。上記のフリップフロップ回路の動作が以下に説
明される。信号線２６Ａ、２６Ｂに電荷がよみだされる
前にトランジスタ２５が遮断される。その結果負荷素子
１２Δ、１２Ｂによって５ＩＴＩＩΔ７１１Ｂのゲート
は＋５■に充電される。ＳＩＴのしきい値電圧ＶＴを大
体２．５Ｖに寸れば信号線２６Δ　２６Ｂは負荷素子１
３Ａ、＋３）３によって約−１−２，５Ｖに設定される
。次に負荷素子１３Ａ。

１３Ｂを遮断し、信号線２６Ａ、２６Ｂにメモリセルか
ら電荷をよみだす。その結果駆動素子１０Ａ、ｌ０ｒ（
のゲート電極は異なる電位を持つ。たとえば２６Ａは１
２．５Ｖ、２６Ｂは１２．３Ｖになる。次にトランジス
タ２５を導通ずる。その結果５ＩＴＩ　ＩＡ、Ｉ　ＩＢ
のゲートは異なる電位を持つ。たとえば出力接点２１Δ
は４■、２１Ｂは４．５Ｖである。その結果５ＩＴＩＩ
Ａ、１１Ｂによって、信号線２６Ａは２Ｖ、信号線２６
Ｂは１．５Ｖになる。次にソースホロワ回路の負荷素子
＋　３Ａ、１３Ｂが導通され、信号線２６Ａ、２６Ｂが
充電される。その結果信号線２６Ａは２５Ｖ、信号線２
６ＢはＯ■になる。このセンスアンプは論理振幅が小さ
く負荷駆動能力が大きいので、□高速で動作ずろ。トラ
ンジスタ２５のチャノネル抵抗は大きい方が好ましい。

図１１は図５の１実施例断面回である。２ｘ＋ｏ；＋５
）原子／ＣＣのＮ形基板３Ｉの」二に＋ｏ＋＋６＋原子
７／Ｃ（ンのＰ形つェル仙域が作られる。その表面に１
０（２０）　Ｆｉ、　ｒ−／　ｃ　ｃ　（７）　Ｎ影領
域２Ａ、２１１．２Ｆが作られる。２Ａと２ＢはＭＩＳ
ケート電極４Δによって電気的に接続される。その上“
に絶締股８を配置し、それを開口して、アルミ電極９Δ
、９Ｂ、９Ｃ。

９Ｆが配置される。４Ａは反転論理回路の駆動素子であ
り、Ｎ影領域２Ｂに囲まれたＰ影領域はソ　　　　　　
　）−スホロワ回路のＳＩＴのチャンネル領域であり、
９Ｃはそのソース電極である。Ｐ形つェル領域はＮ影領
域２ＢとＮ影領域２Ｆの下で開口され、Ｎ形チャンネル
領域３２．３３が作られている。３２は反転論理回路の
負荷素子であり、３３はソースホロワ回路の負荷素子で
ある。このようにすれば負荷素子１２と負荷素子Ｉ３と
Ｓ’ｌ　Ｔ　Ｉ　１は縦型チャンネルを持ち、集積度は
大巾に改善される。

勿論、反転論理回路が複数の駆動素子を持つ事は可能で
あり、ＳＴＴのソース電極は開放できる。

本発明の論理回路は一般のＭＩＳ論理回路と一緒に集積
する事が可能であり、ＭＩＳ回路が負荷容量を駆動する
能力が小さかった欠点を改善できる。

低速論理回路部分を普通のＭｆＳ論理回路で構成し高速
論理回路を本発明の論理回路で構成する事によって高い
集積度と論理速度を持つ論理回路を作れる。本発明の論
理回路はＭ■Ｓトラノジスタを接合ゲートトランジスタ
に変更するりｆが可能であり、この論理回路はバイポー
ラトランジスタと同じｔ程で作れるので、Δ／Ｄ変換器
、Ｄ／Δ変換器などに応用できる。図１２はこの混成回
路を表すＩ実施例断面図である。従って本発明者°は以
下のクレームを留保する。

（ＩＩ）、接合ゲートを有するトランジスタである駆動
素子と負荷素子が反転論理回路を構成する半導体論理回
路において、上記の反転論理回路の出力接点である駆動素子のドレン
領域は縦型接合ゲートトランジスタのゲート領域を兼ね
、そして上記の一導電形ゲート領域にその側面の一部ま
たは全部を囲まれた上記の縦型接合ゲートトランジスタ
の反対導電形ソース領域はソースホロワ回路の出力接点
を構成する事を特徴とする半導体論理回路。

（１２）、バイポーラトランジスタと一緒に集積され、
１−記の縦型接合ゲートトランジスタのゲート領域と駆
動素子のチャンネル領域は上記のバイポーラトランジス
タのへ、−ス領域と同じ工程で作られ、モしてｌ−記の
縦型接合ゲートトランジスタのソース領域はｌ−記のバ
イポーラトランジスタのエミッタと同じ工程で作られる
事を特徴とする第１１項記載の半導体集積論理回路。

【図面の簡単な説明】

図１は本発明の１実施例断面図である。図２は図１の１
実施例平面図である。図３は本発明の１実施例等価回路
図である。図４と図５と図６はそれぞれ図３の変形実施
例を表す等価回路図である。図７は図１の変形実施例を表す断面図である。図８と図
９と図１０はそれぞれ本発明の１実施例等価回路図であ
る。図１１は図１の変形実施例を表す断面図である。図
１２は接合ゲートを有するトランジスタを備える本発明
の論理回路とバイポーラトランジスタを表す本発明の１
実施例断面図である。３５はＰ形基板、３６はＮ＋コレクタ領域、３７はＰ形
ベース領域、３８はＮ十形エミッタ領域、３９は酸化物
分離領域、４０はＮ−コレクタ領域、４１はＳＩＴのＮ
−ドレン領域、４２はＳＩＴのｍｌ＆

Claims

【特許請求の範囲】

（１）、第一電源と出力接点は１個、または直並列続さ
れた複数個のＭＩＳトランジスタ（以下において駆動素
子と略称される。）によって接続され、そして出力接点
と第二電源は負荷素子によって接続された半導体集積論
理回路において、上記の半導体集積論理回路（以下にお
いて反転論理回路と略称される。）の出力接点はソース
ホロワ回路を構成する縦型接合ゲートトランジスタのゲ
ート電極に接続され、そして上記の縦型接合ゲートトラ
ンジスタは上記の駆動素子と異なる導電形を持ち、そし
て上記の縦型接合ゲートトランジスタのドレン電極は第
一電源または第三電源に接続され、そして上記の縦型接
合ゲートトランジスタのソース電極は出力接点に接続さ
れる事を特徴とする半導体集積論理回路。
（２）、上記の反転論理回路の出力接点に接続される駆
動素子のドレン領域は上記の縦型接合ゲートトランジス
タのゲート領域を兼ねる事を特徴とする第１項記載の半
導体集積論理回路。
（３）、上記の反転論理回路の出力接点に接続される駆
動素子のドレン領域は上記の反転論理回路の負荷素子で
あるＭＩＳトランジスタのソース領域を兼ね、そして上
記の反転論理回路の出力接点は他のＭＩＳトランジスタ
のゲート電極に接続されない事を特徴とする第２項記載
の半導体集積論理回路。
（４）、上記の反転論理回路の出力接点は上記のソース
ホロワ回路の負荷素子であるＭＩＳトランジスタのゲー
ト電極に接続され、そして上記のソースホロワ回路の負
荷素子であるＭＩＳトランジスタは反転論理回路の駆動
素子と同じチャンネル導電形を持ち、そして上記のソー
スホロワ回路の出力接点と第一または第二または他の電
源を接続する事を特徴とする第１項記載の半導体集積論
理回路。
（５）、上記の反転論理回路の駆動素子はそのゲート電
極に０論理信号電圧が印加される時に遮断され、そして
上記の反転論理回路の出力電圧の論理振幅は上記の反転
論理回路に印加される第一電源と第二電源の電圧差の半
分以下である事を特徴とする第１項記載の半導体集積論
理回路。
（６）、上記の反転論理回路と上記のソースホロワ回路
は同じ電源電圧を印加される事を特徴とする第５項記載
の半導体集積論理回路。
（７）、上記の反転論理回路の出力接点は１個または直
列に接続された複数の駆動素子であるＭＩＳトランジス
タによって接続され、そして反転論理回路の出力接点は
電気的に独立する複数のソース電極を持つ縦型接合ゲー
トトランジスタのゲート電極に接続される事を特徴とす
る第１項記載の半導体集積論理回路。
（８）上記の縦型接合ゲートトランジスタのゲート領域
とソース領域のどちらかまたは両方は１０原子／ＣＣか
ら１０原子／ＣＣの不純物濃度を持つ事を特徴とする第
１項記載の半導体集積論理回路。
（９）、負荷素子が遮断され、そして縦型接合ゲートト
ランジスタのゲート電極に１論理信号電圧が印加される
ソースホロワ回路は１論理信号電圧を基準として論理振
幅の２０％以下の範囲の出力接点電位を持つ事を特徴と
する第１項記載の半導体集積論理回路。
（１０）、上記のソースホロワ回路の出力接点はバス線
に接続され、そして上記のソースホロワ回路の負荷素子
は上記のバス線に接続される縦型接合ゲートトランジス
タの共通のクロック負荷素子である事を特徴とする第９
項記載の半導体集積論理回路。
（１１）、上記のソースホロワ回路の負荷素子はクロッ
ク負荷素子であり、そして上記のクロック負荷素子が遮
断される時に、上記のソースホロワ回路の出力接点は１
論理信号電圧と０論理信号電圧の間の電位を持つ事を特
徴とする第１項記載の半導体集積論理回路。
（１２）、論理演算を実施しない時に、上記のソースホ
ロワ回路のクロック負荷素子は遮断される事を特徴とす
る第１１項記載の半導体集積論理回路。