JPS6132162A - 情報転送の競合防止回路 - Google Patents
情報転送の競合防止回路Info
- Publication number
- JPS6132162A JPS6132162A JP15209884A JP15209884A JPS6132162A JP S6132162 A JPS6132162 A JP S6132162A JP 15209884 A JP15209884 A JP 15209884A JP 15209884 A JP15209884 A JP 15209884A JP S6132162 A JPS6132162 A JP S6132162A
- Authority
- JP
- Japan
- Prior art keywords
- module
- bus
- signal
- data
- information transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
炎扼欠芳
本発明は処理システム、とくに、それに使用される情報
転送の競合防止回路に関する。
転送の競合防止回路に関する。
１１弦１
コンピュータなどの処理システムに使用されるバス方式
は、システムを構成する各構成要素すなわちモジュール
を相互に接続する共通信号母線すなわち／ヘスを有し、
バス上においてデータ転送を起動するマスタモジュール
と、このデータ転送の起動を受は入れるスレーブモジュ
ールとの間でデータ転送が行なわれる。
は、システムを構成する各構成要素すなわちモジュール
を相互に接続する共通信号母線すなわち／ヘスを有し、
バス上においてデータ転送を起動するマスタモジュール
と、このデータ転送の起動を受は入れるスレーブモジュ
ールとの間でデータ転送が行なわれる。
周知のようにバス方式には、同期式および非同期式があ
る。同期式は、非同期式に比較して低速の回路素子を使
用でき、したがって消費電力が少ない長所がある。しか
し、各モジュールに共通なりロックに同期して回路動作
が進行してゆくため、そのデータ転送速度はクロック速
度（周波数）に依存する。したがって、多量のデータを
短時間で転送するには、高速のクロックをイＭ用しなけ
ればならない。
る。同期式は、非同期式に比較して低速の回路素子を使
用でき、したがって消費電力が少ない長所がある。しか
し、各モジュールに共通なりロックに同期して回路動作
が進行してゆくため、そのデータ転送速度はクロック速
度（周波数）に依存する。したがって、多量のデータを
短時間で転送するには、高速のクロックをイＭ用しなけ
ればならない。
たとえば画像データを扱う処理システムでは、画像の解
像度が高いほど全体の情報量が多くなる。また多数の画
像を扱うためには、システム全体の処理能力が大きくな
ければならない、このようにシステムの処理能力を増す
には、システム内のデータ転送の高速性も一つの要因で
ある。
像度が高いほど全体の情報量が多くなる。また多数の画
像を扱うためには、システム全体の処理能力が大きくな
ければならない、このようにシステムの処理能力を増す
には、システム内のデータ転送の高速性も一つの要因で
ある。
従来のバス転送方式では、複数のモジュールが競合して
バスを起動するのを調整するための調停（アービトレー
ション）回路がバスに接続されていた。この調停回路は
バスに共通して配設され、各モジュールからバスに対す
る起動を監視している。複数のモジュールが同時にバス
を起動すると、それらを所定の優先順位に従って調整し
、それらのうち最優先にある単一のモジュールに対して
バス要求を許可する信号を返送している。
バスを起動するのを調整するための調停（アービトレー
ション）回路がバスに接続されていた。この調停回路は
バスに共通して配設され、各モジュールからバスに対す
る起動を監視している。複数のモジュールが同時にバス
を起動すると、それらを所定の優先順位に従って調整し
、それらのうち最優先にある単一のモジュールに対して
バス要求を許可する信号を返送している。
このように調停回路がバスシステムの共通装置として集
中していることは、システム全体の信頼性を低下させ、
調停回路の障害が直ちにシステムダウンにつながる危険
性がある。また、バス要求許可の信号を・１返送するな
ど、装置構成および信号処理が複雑になる問題があった
。
中していることは、システム全体の信頼性を低下させ、
調停回路の障害が直ちにシステムダウンにつながる危険
性がある。また、バス要求許可の信号を・１返送するな
ど、装置構成および信号処理が複雑になる問題があった
。
本発明はこのような要求に鑑み、障害が処理システム全
体のシステムダウンを引き起すことのない簡略な構成の
情報転送の競合防止回路を提供することを目的とする。
体のシステムダウンを引き起すことのない簡略な構成の
情報転送の競合防止回路を提供することを目的とする。
え乱立上ｊ
本発明によれば、処理システムを構成する複数の構成単
位の間で共通転送路を介してクロックに同期して情報転
送を行なう処理システムにおける情報転送の競合防止回
路において、この競合防止回路は各構成単位に対応して
設けられ、複数の構成単位における自己の構成単位の優
先順位を規定し自己の構成単位から他の構成単位に対し
て共通転送路の使用を要求する第１の信号を出力する第
１の信号線と、自己の構成単位より優先順位の高い構成
単位からの第１の信号線の状態を監視しそれらの第１の
信号線の少なくともいずれかに第１の信号が存在すると
きは第２の信号を発生する監視手段と、監視手段が第２
の信号を発生しないとき、クロックに同期して自己の構
成単位について情報転送を進行させる制御手段とを含む
。
位の間で共通転送路を介してクロックに同期して情報転
送を行なう処理システムにおける情報転送の競合防止回
路において、この競合防止回路は各構成単位に対応して
設けられ、複数の構成単位における自己の構成単位の優
先順位を規定し自己の構成単位から他の構成単位に対し
て共通転送路の使用を要求する第１の信号を出力する第
１の信号線と、自己の構成単位より優先順位の高い構成
単位からの第１の信号線の状態を監視しそれらの第１の
信号線の少なくともいずれかに第１の信号が存在すると
きは第２の信号を発生する監視手段と、監視手段が第２
の信号を発生しないとき、クロックに同期して自己の構
成単位について情報転送を進行させる制御手段とを含む
。
電 七−ＩＭｓへ 讐ｈ 内
次に添付図面を参照して本発明の実施例を詳細に説明す
る。
る。
Ｍｉ図に示す処理システムにおいて、システムを構成す
る各構成単位（要素）すなわちモジュール１２．１４お
よび１６が共通信号転送路（母線）すなわちバス１０に
共通に接続されている。たとえばモジュール１２は、本
実施例ではシステムメモリＩＢとバスインタフェースＣ
ＢＩＦ） ２０を有するメモリモジュールである。また
モジュール１４は、本実施例では入出力装置（Ｉｌｏ）
２２とＢＩＦ ２０を有するＩ１０モジュールである
。１１０２２は、通常の入出力装置のみならず、外部記
憶装置や通信回線インタフェースなどを含む。
る各構成単位（要素）すなわちモジュール１２．１４お
よび１６が共通信号転送路（母線）すなわちバス１０に
共通に接続されている。たとえばモジュール１２は、本
実施例ではシステムメモリＩＢとバスインタフェースＣ
ＢＩＦ） ２０を有するメモリモジュールである。また
モジュール１４は、本実施例では入出力装置（Ｉｌｏ）
２２とＢＩＦ ２０を有するＩ１０モジュールである
。１１０２２は、通常の入出力装置のみならず、外部記
憶装置や通信回線インタフェースなどを含む。
モジュール１６は、本実施例では中央処理系とＢＩＦ
２０を有する中央処理系モジュールである。中央処理系
は、中央処理装置２４、ローカルメモリ２ＢおよびＩｌ
ｏ ２８が内部バス３０によって相互にＢＩＦ ２０に
接続されている。
２０を有する中央処理系モジュールである。中央処理系
は、中央処理装置２４、ローカルメモリ２ＢおよびＩｌ
ｏ ２８が内部バス３０によって相互にＢＩＦ ２０に
接続されている。
これらのモジュール１２．１４および１８は、本発明の
理解にあたっては論理的な構成単位、すなわち論理モジ
ュールとして把握され、これは物理的に単一のユニット
で構成されてもよく、また物理的に分離した複数のユニ
ットで構成されてもよい。
理解にあたっては論理的な構成単位、すなわち論理モジ
ュールとして把握され、これは物理的に単一のユニット
で構成されてもよく、また物理的に分離した複数のユニ
ットで構成されてもよい。
また、各モジュールはそれぞれ複数用意されてもよく、
また単数であってもよい。したがって、中央処理系モジ
ュール１Ｂも複数接続されてもよく。
また単数であってもよい。したがって、中央処理系モジ
ュール１Ｂも複数接続されてもよく。
また、中央処理系モジュールｌＢ内のＣＰＵ ２４が複
数あってもよい。勿論、Ｉ１０モジュール１４の１１０
２２にＣＰＵが含まれていてもよい。
数あってもよい。勿論、Ｉ１０モジュール１４の１１０
２２にＣＰＵが含まれていてもよい。
バス１０と各モジュール１２．１４および１６に含まれ
るＢＩＦ ２０などによってバスシステムが構成される
。各モジュール間の接続線は本実施例で、第２図に示す
ように、バスクロックＢＣＬＫ、アドレスバスＡＢ、コ
マンドレスポンスＣＲ，データバスＤＢ、データレスポ
ンスＤＲおよびアービトレーション（調停）バスＡＲＢ
などからなる。なお、これらの接続線は必ずしもそれぞ
れ単一の接続線からなるものではなく、複数本の接続線
を含むものがある。
るＢＩＦ ２０などによってバスシステムが構成される
。各モジュール間の接続線は本実施例で、第２図に示す
ように、バスクロックＢＣＬＫ、アドレスバスＡＢ、コ
マンドレスポンスＣＲ，データバスＤＢ、データレスポ
ンスＤＲおよびアービトレーション（調停）バスＡＲＢ
などからなる。なお、これらの接続線は必ずしもそれぞ
れ単一の接続線からなるものではなく、複数本の接続線
を含むものがある。
モジュール１２．１４および１６のうち、バス１０上に
おいてデータ転送を起動するモジュールをマスタモジュ
ールと称し、第２図では符号３０で示す、また、このマ
スタモジュール３０によるデータ転送の起動を受は入れ
るモジュールをスレーブモジュールと称し、符号３２で
示す。
おいてデータ転送を起動するモジュールをマスタモジュ
ールと称し、第２図では符号３０で示す、また、このマ
スタモジュール３０によるデータ転送の起動を受は入れ
るモジュールをスレーブモジュールと称し、符号３２で
示す。
同図に点線３４および３θで示すように、本実施例では
、マスタモジュール３０からスレーブモジュール３２を
アドレス指定すると、コマンドレスポンスをスレーブモ
ジュール３２からマスタモジュール３０に返送する。ま
た、マスタモジュール３０とスレーブモジュール３２の
間でデータを転送すると、データレスポンスをスレーブ
モジュール３２からマスタモジュール３０に返送する。
、マスタモジュール３０からスレーブモジュール３２を
アドレス指定すると、コマンドレスポンスをスレーブモ
ジュール３２からマスタモジュール３０に返送する。ま
た、マスタモジュール３０とスレーブモジュール３２の
間でデータを転送すると、データレスポンスをスレーブ
モジュール３２からマスタモジュール３０に返送する。
バスクロックＢＣＬＫは、本システムに含まれるいずれ
かのモジュールから供給される。または、これらのモジ
ュールとは独立したクロック源から供給してもよい。
かのモジュールから供給される。または、これらのモジ
ュールとは独立したクロック源から供給してもよい。
アドレスバスＡＢは本実施例では、第３図に示すように
、バス識別線ｌＤ、コマンド線ＧＭＤ、アドレス線ＡＤ
Ｈ、およびマスク線ＭＳＫからなり、そのデータフォー
マットを第４図に示す、これかられかるように、バス識
別ＩＯは、３ビツトからなり、たとえばｒｏｏｏＪで空
き（ＩＤＬＥ）、ｒｌｌｌＪで割込みを示す。また、コ
マンドＣＨＤも３ビツトからなり、たとえばｒ０００’
Ｊで読出しくＲＥＡＤ）を示し、データがスレーブモジ
ュールからマスタモジュールへ転送され、 ｒｏ０１
’Ｊで書込み（讐ＲＩＴＥ）を示し、データがマスタモ
ジュールからスレーブモジュールへ転送される。
、バス識別線ｌＤ、コマンド線ＧＭＤ、アドレス線ＡＤ
Ｈ、およびマスク線ＭＳＫからなり、そのデータフォー
マットを第４図に示す、これかられかるように、バス識
別ＩＯは、３ビツトからなり、たとえばｒｏｏｏＪで空
き（ＩＤＬＥ）、ｒｌｌｌＪで割込みを示す。また、コ
マンドＣＨＤも３ビツトからなり、たとえばｒ０００’
Ｊで読出しくＲＥＡＤ）を示し、データがスレーブモジ
ュールからマスタモジュールへ転送され、 ｒｏ０１
’Ｊで書込み（讐ＲＩＴＥ）を示し、データがマスタモ
ジュールからスレーブモジュールへ転送される。
アドレスＡＩＩＩＲは２４ビツトからなり、システム内
のすべてのモジョールを含むＦＦＦＦＦＦ（Ｈ）の論理
アドレス空間を指定できる０本実施例では、データバス
ＤＢは１６ビツト、すなわち２バイトからなり、アドレ
スバスＡＤのマスク線ＭＳＫは、そのアドレス指定に基
づいて転送されるデータ１８ビツトの上位および下位バ
イトの選択的マスクを行なうための２ビツトを有する。
のすべてのモジョールを含むＦＦＦＦＦＦ（Ｈ）の論理
アドレス空間を指定できる０本実施例では、データバス
ＤＢは１６ビツト、すなわち２バイトからなり、アドレ
スバスＡＤのマスク線ＭＳＫは、そのアドレス指定に基
づいて転送されるデータ１８ビツトの上位および下位バ
イトの選択的マスクを行なうための２ビツトを有する。
アービトレーションバスＡＲＢは、第５図に示すように
、本実施例では１本のホールド線ＨＯＬＤと、は、ＢＲ
Ｏ〜ＢＲ１５、ＨＯＬＤの順に高くなる。すなわちＨＯ
ＬＤ線が最優先である。たとえばモジュールＡの優先順
位は３位であり、モジュールＢのそれはモジュールＡよ
り高く２位であるとすると、第５図に示すように、モジ
ュールＡはＢＲ１３に、モジュールＢはＢＲ１４に割り
当てられる。ホールド線ＨＯＬＤは各モジュールに共通
に接続されている。
、本実施例では１本のホールド線ＨＯＬＤと、は、ＢＲ
Ｏ〜ＢＲ１５、ＨＯＬＤの順に高くなる。すなわちＨＯ
ＬＤ線が最優先である。たとえばモジュールＡの優先順
位は３位であり、モジュールＢのそれはモジュールＡよ
り高く２位であるとすると、第５図に示すように、モジ
ュールＡはＢＲ１３に、モジュールＢはＢＲ１４に割り
当てられる。ホールド線ＨＯＬＤは各モジュールに共通
に接続されている。
また各モジュールは、自己のモジュールより順位の高い
モジュールのＢＲ線をモニタするように接続されている
。つまり、モジュールＡはＢＲ１４、ＢＲ１５およびＨ
ＯＬＤの状態をモニタする。またモジュールＢはＢＲ１
５５よびＨＯＬＤの状態をモニタする。
モジュールのＢＲ線をモニタするように接続されている
。つまり、モジュールＡはＢＲ１４、ＢＲ１５およびＨ
ＯＬＤの状態をモニタする。またモジュールＢはＢＲ１
５５よびＨＯＬＤの状態をモニタする。
たとえば、モジュールＡのＢＩＦ ２０におけるアービ
トレーション制御回路１００は、たとえば第６図に示す
ように構成される。この制御回路１００は、各モジュー
ル１２．１４および１６にそれぞれ設けられ、ＮＯＲゲ
ー） １０２．ＮＡＮＯゲート１０４．および３つのフ
リップフロップ（ＦＦ）１０８．１０８．１１０からな
る。
トレーション制御回路１００は、たとえば第６図に示す
ように構成される。この制御回路１００は、各モジュー
ル１２．１４および１６にそれぞれ設けられ、ＮＯＲゲ
ー） １０２．ＮＡＮＯゲート１０４．および３つのフ
リップフロップ（ＦＦ）１０８．１０８．１１０からな
る。
ＮＯＲゲートの入力には、ＨＯＬＤ線、および自己より
優先順位の高いモジュールのＢＲ線、すなわちこの場合
はＢＲ１４、ＢＲ１５が入力され、その出力１１２がＮ
ＡＮＤゲート１０４の入力に接続されている。後者の他
の入力には自己のバス要求ＢＲ１３が入力される。
優先順位の高いモジュールのＢＲ線、すなわちこの場合
はＢＲ１４、ＢＲ１５が入力され、その出力１１２がＮ
ＡＮＤゲート１０４の入力に接続されている。後者の他
の入力には自己のバス要求ＢＲ１３が入力される。
３つのフリップフロップ１０６．１０８および１１０に
は、システムクロックＢＣＬＫが供給され、これらはク
ロックＢＣＬＫに応動してシフトするシフトレジスタを
構成している。その各段の出力が調停処理におけるそれ
ぞれのタイミングを規定する信号として利用される。た
とえば初段１０６の出力１１４は、そのモジュールから
アドレスＡＤＨ，コプンドＧＭＤなどを送出するタイミ
ングを規定するものである。
は、システムクロックＢＣＬＫが供給され、これらはク
ロックＢＣＬＫに応動してシフトするシフトレジスタを
構成している。その各段の出力が調停処理におけるそれ
ぞれのタイミングを規定する信号として利用される。た
とえば初段１０６の出力１１４は、そのモジュールから
アドレスＡＤＨ，コプンドＧＭＤなどを送出するタイミ
ングを規定するものである。
これについては後に詳述する。
第７図を参照すると、本システムによるバスの獲得、お
よびモジュール間の調停処理は図示のフローに従って行
なわれる。たとえば第１５図（Ｅ）および（Ｆ）に示す
ように、時刻ｔ１でモジュールＡが、これに統〈時刻ｔ
２でモジュールＢがそれぞれ他のモジュールに対してバ
ス１０を使用するデータ転送の要求を立てたとすると（
２００） 、これらの要求発生（２０２、第８図）の次
にそれぞれ到来するバスクロックＢＧＬＫに応動して（
２０４） 、これらのモジュールは信号ＢＲを有意にす
る（２０Ｂ）。
よびモジュール間の調停処理は図示のフローに従って行
なわれる。たとえば第１５図（Ｅ）および（Ｆ）に示す
ように、時刻ｔ１でモジュールＡが、これに統〈時刻ｔ
２でモジュールＢがそれぞれ他のモジュールに対してバ
ス１０を使用するデータ転送の要求を立てたとすると（
２００） 、これらの要求発生（２０２、第８図）の次
にそれぞれ到来するバスクロックＢＧＬＫに応動して（
２０４） 、これらのモジュールは信号ＢＲを有意にす
る（２０Ｂ）。
この例では、まずモジュールＡが信号ＢＲ１３を有意に
する。その際、モジュールＡは、自己のモジュールより
優先順位の高い全モジュールのＢＲ線をモニタしく２２
４）、他の高優先順位のモジュールからそのときバス要
求ＢＲが出ていれば、待ち合せる（２４２．第１０図）
。したがってこの例では、モジュールＢは、これに続く
次のクロックで信号ＢＲ１４を有意にし、その間モジュ
ールＡがバスマスタを″とる （２２Ｂ）。バスサイク
ル獲得処理２４４を行なったモジュールＡは、信号ＢＲ
をオフにして（２４Ｂ）データ転送処理に移行する。そ
こでモジュールＢがバスマスタとなるのは、さらに次の
クロック周期においてとなる。
する。その際、モジュールＡは、自己のモジュールより
優先順位の高い全モジュールのＢＲ線をモニタしく２２
４）、他の高優先順位のモジュールからそのときバス要
求ＢＲが出ていれば、待ち合せる（２４２．第１０図）
。したがってこの例では、モジュールＢは、これに続く
次のクロックで信号ＢＲ１４を有意にし、その間モジュ
ールＡがバスマスタを″とる （２２Ｂ）。バスサイク
ル獲得処理２４４を行なったモジュールＡは、信号ＢＲ
をオフにして（２４Ｂ）データ転送処理に移行する。そ
こでモジュールＢがバスマスタとなるのは、さらに次の
クロック周期においてとなる。
たとえば時刻ｔ３およびｔ４で転送要求が生起すると、
次のクロックで両モジュールが同時に信号ＢＲを有意に
する。この例ではモジュールＢがＡより優先順位が高い
ので、すなわちモジュールＢはそれより順位の低いモジ
ュールＡの信号ＢＲをモニタしないので、次のクロック
周期ではモジュールＢがバスマスタとなる。したがって
モジュールＡがバスマスタとなれるのは、さらに次のク
ロック周期である。
次のクロックで両モジュールが同時に信号ＢＲを有意に
する。この例ではモジュールＢがＡより優先順位が高い
ので、すなわちモジュールＢはそれより順位の低いモジ
ュールＡの信号ＢＲをモニタしないので、次のクロック
周期ではモジュールＢがバスマスタとなる。したがって
モジュールＡがバスマスタとなれるのは、さらに次のク
ロック周期である。
同じモジュールが継続して２バイトづつデータ転送を行
ないたいときは（２４８）、前回の転送周期に続けて次
の周期で信号線ＨＯＬＤを有意にする（ホールトリクニ
ス） ２５０）。第１６図に示すように、モジュール
Ａがバスマスタとなって２クロ・ンク周期にわたってデ
ータ転送を行なうときは、次のクロック周期でモジュー
ルＡから信号線）１０ＬＤを有意にする。これによって
、そのとき、たとえこれより優先順位の高い他のモジュ
ールＢからバス要求ＢＲがあっても、それは信号ＨＯＬ
Ｄが解除されるまで待合せを受ける。
ないたいときは（２４８）、前回の転送周期に続けて次
の周期で信号線ＨＯＬＤを有意にする（ホールトリクニ
ス） ２５０）。第１６図に示すように、モジュール
Ａがバスマスタとなって２クロ・ンク周期にわたってデ
ータ転送を行なうときは、次のクロック周期でモジュー
ルＡから信号線）１０ＬＤを有意にする。これによって
、そのとき、たとえこれより優先順位の高い他のモジュ
ールＢからバス要求ＢＲがあっても、それは信号ＨＯＬ
Ｄが解除されるまで待合せを受ける。
本システムの動作を第１７図に示すＲＥＡＤ動作を例に
とって説明する。これかられかるように、本システムで
は通常の場合、パスクロックＢＣＩＪの６周期を使用し
てデータ転送を行なう。データバスＤＢの全体的なフロ
ーは第１１図に示すような流れをとる。その転送条件指
定段階３００ではまず、第１７図ＣＢ）に示すように、
時刻ｔｌＯに邦いてマスタモジュール３０でデータ転送
の要求が発生すると、これに続くクロック周期で前述の
ようにしてバス要求ＢＲをセットしく同（Ｃ） ） 、
バスマスタを獲得する（同（Ｄ））。
とって説明する。これかられかるように、本システムで
は通常の場合、パスクロックＢＣＩＪの６周期を使用し
てデータ転送を行なう。データバスＤＢの全体的なフロ
ーは第１１図に示すような流れをとる。その転送条件指
定段階３００ではまず、第１７図ＣＢ）に示すように、
時刻ｔｌＯに邦いてマスタモジュール３０でデータ転送
の要求が発生すると、これに続くクロック周期で前述の
ようにしてバス要求ＢＲをセットしく同（Ｃ） ） 、
バスマスタを獲得する（同（Ｄ））。
続くクロック周期でマスタモジュール３０は、アドレス
バス処理フローとして第１２図３０４に示すように、バ
スＩＤ、コマンドＣＭ［ｌ 、およびアドレスＡＤＨを
送出する（第１７図（Ｄ）（Ｆ）および（Ｇ））。この
例では、ＲＥＡＤコマンドを送出するので、コマンドビ
ットはｒｏｏｏＪである。
バス処理フローとして第１２図３０４に示すように、バ
スＩＤ、コマンドＣＭ［ｌ 、およびアドレスＡＤＨを
送出する（第１７図（Ｄ）（Ｆ）および（Ｇ））。この
例では、ＲＥＡＤコマンドを送出するので、コマンドビ
ットはｒｏｏｏＪである。
自己の論理アドレスに該当するアドレスを受けたスレー
ブモジュール３２からは、次のクロック周期においてコ
マンドレスポンスＣＲがマスタモジュール３０に返送さ
れる（第１７図（Ｈ））。スレーブモジュール３２が、
その他の動作に占有されているときは、マスタモジュー
ル３０ヘコマンドレスボンス「１０」を送出し、スレー
ブモジュール３２が動作中である事を知らせる。この場
合、マスタモジュール３０は、当該データ転送を放棄し
、後にバスマスタ獲得の再試行を行なう。また、マスタ
モジュール３０から送出したアドレスが論理アドレス空
間を外れていたとき又は、当該アドレスにスレーブモジ
ュールが接続されていないときは、このバスクロック周
期においてコマンドレスポンスＣＲが返送されないこと
になる。この場合、マスタモジュールはコマンドレスポ
ンスＯＲが「００」で無応答と認識し、エラー処理を行
なう。
ブモジュール３２からは、次のクロック周期においてコ
マンドレスポンスＣＲがマスタモジュール３０に返送さ
れる（第１７図（Ｈ））。スレーブモジュール３２が、
その他の動作に占有されているときは、マスタモジュー
ル３０ヘコマンドレスボンス「１０」を送出し、スレー
ブモジュール３２が動作中である事を知らせる。この場
合、マスタモジュール３０は、当該データ転送を放棄し
、後にバスマスタ獲得の再試行を行なう。また、マスタ
モジュール３０から送出したアドレスが論理アドレス空
間を外れていたとき又は、当該アドレスにスレーブモジ
ュールが接続されていないときは、このバスクロック周
期においてコマンドレスポンスＣＲが返送されないこと
になる。この場合、マスタモジュールはコマンドレスポ
ンスＯＲが「００」で無応答と認識し、エラー処理を行
なう。
コマンドレスポンスＣＲを受信するとマスタモジュール
３０は、コマンドレスポンス処理３２０を行ない、次の
クロック周期でマスクＭＳＫを送出する（第１７図（■
））。さらに、これに続くバスクロック周期においてマ
スタモジュール３０は、データ転送を行なう（同（Ｊ）
）。
３０は、コマンドレスポンス処理３２０を行ない、次の
クロック周期でマスクＭＳＫを送出する（第１７図（■
））。さらに、これに続くバスクロック周期においてマ
スタモジュール３０は、データ転送を行なう（同（Ｊ）
）。
説明中の例はＲＥＡＤ動作であるので（３４４第１３図
）、スレーブモジュール３２からマスタモジュール３０
へデータが転送される（３４８）。勿論ＷＲＩＴＥ動作
のときは、マスタモジュール３０からスレーブモジュー
ル３２ヘデータが転送される （３４Ｂ、第１８図（Ｊ
））。
）、スレーブモジュール３２からマスタモジュール３０
へデータが転送される（３４８）。勿論ＷＲＩＴＥ動作
のときは、マスタモジュール３０からスレーブモジュー
ル３２ヘデータが転送される （３４Ｂ、第１８図（Ｊ
））。
スレーブモジュール３２からは次のクロック周期で、Ｒ
ＥＡＤ動作であればデータの受信結果を示すデータレス
ポンスＯＲがマスタモジュール３０に返送される（第１
７図（Ｋ））。ＷＲＩ ＴＥ動作であれば、データの送
信終了を示すデータレスポンスＯＲがマスタモジュール
３０に返送される（第１８図（Ｋ））。
ＥＡＤ動作であればデータの受信結果を示すデータレス
ポンスＯＲがマスタモジュール３０に返送される（第１
７図（Ｋ））。ＷＲＩ ＴＥ動作であれば、データの送
信終了を示すデータレスポンスＯＲがマスタモジュール
３０に返送される（第１８図（Ｋ））。
これに応じてマスタモジュール３０は、データレスポン
ス処理３６０を行なう。
ス処理３６０を行なう。
以上の動作についてスレーブモジュール３２の側の処理
をレスポンスバスの処理フローとして示したのが第１４
図である。これかられかるようにスレーブモジュール３
２では、コマンＦＣ：ＭＤの受信により転送条件が指定
されると（４００）、コマンドを解析してその結果をマ
スタモジュール３０へ返送する（４２０）。これに応動
してマスタモジュール３０ではコマンドレスポンス処理
３２０ヲ実行シ、スレーブモジュール３２との間でデー
タ転送を行なう（４６０）。スレーブモジュール３２で
は、ＲＥＡＤの場合は受信データの正常性を検査してス
テータスをマスタモジュール３０へ送出する。またＷＲ
ＩＴＥの場合は、データ送出完了でステータス情報をマ
スタモジュール３０へ送出する。マスタモジュール３０
ではこれに応動してデータレスポンスエラー処理ヲ行な
う （５００）。
をレスポンスバスの処理フローとして示したのが第１４
図である。これかられかるようにスレーブモジュール３
２では、コマンＦＣ：ＭＤの受信により転送条件が指定
されると（４００）、コマンドを解析してその結果をマ
スタモジュール３０へ返送する（４２０）。これに応動
してマスタモジュール３０ではコマンドレスポンス処理
３２０ヲ実行シ、スレーブモジュール３２との間でデー
タ転送を行なう（４６０）。スレーブモジュール３２で
は、ＲＥＡＤの場合は受信データの正常性を検査してス
テータスをマスタモジュール３０へ送出する。またＷＲ
ＩＴＥの場合は、データ送出完了でステータス情報をマ
スタモジュール３０へ送出する。マスタモジュール３０
ではこれに応動してデータレスポンスエラー処理ヲ行な
う （５００）。
肱−盟
このように本発明によれば、調停回路が各モジュールに
分散され、バスに接続された各調停回路が全体′として
協動することによってその機能を全うしている。したが
って、１つの調停回路の障害が直ちに処理システム全体
のシステムダウンを引き起すことはない。また各モジュ
ールは、自己より優先順位の高いモジュールのバス要求
信号をモニタしており、バス要求の許可を受けるような
構成をとっていないので、そのための信号線と処理が不
要であり、装置構成が簡略である。
分散され、バスに接続された各調停回路が全体′として
協動することによってその機能を全うしている。したが
って、１つの調停回路の障害が直ちに処理システム全体
のシステムダウンを引き起すことはない。また各モジュ
ールは、自己より優先順位の高いモジュールのバス要求
信号をモニタしており、バス要求の許可を受けるような
構成をとっていないので、そのための信号線と処理が不
要であり、装置構成が簡略である。
第１図は本発明による情報転送の競合防止回路を適用し
た処理システムの例を示すブロック図、 第２図、第３図および第５図はバスシステムの構成を示
す説明図、 第４図はアドレスバスのフォーマットを示す説明図、 第６図は第、１図に示す各モジュールに含まれる調停回
路の例を示す回路機能図、 第７図ないし第１４図は、第１図に示す装置の動作を説
明するため動作フロー図、 第１５図ないし第１８図は、第１図に示す装置の動作を
説明するためタイミング図である。 の の１ ｔｏ、、、バ ス ２０、、、バスインタフェース ３０、、、マスタモジュール ３２、、、スレーブモジュール １００、、、調停回路 ＡＲＢ、、、調停バス ＳＲ，、、バス要求線 ＨＯＬＤ、 、ホールド線 特許出願人 富士写真フィルム株式会社代 理 人 香
取 孝雄 の く 第４図 第５図 ｕｕｗ 第９図 第１０図 第１１図 第１２図 第１３図 第１４図
た処理システムの例を示すブロック図、 第２図、第３図および第５図はバスシステムの構成を示
す説明図、 第４図はアドレスバスのフォーマットを示す説明図、 第６図は第、１図に示す各モジュールに含まれる調停回
路の例を示す回路機能図、 第７図ないし第１４図は、第１図に示す装置の動作を説
明するため動作フロー図、 第１５図ないし第１８図は、第１図に示す装置の動作を
説明するためタイミング図である。 の の１ ｔｏ、、、バ ス ２０、、、バスインタフェース ３０、、、マスタモジュール ３２、、、スレーブモジュール １００、、、調停回路 ＡＲＢ、、、調停バス ＳＲ，、、バス要求線 ＨＯＬＤ、 、ホールド線 特許出願人 富士写真フィルム株式会社代 理 人 香
取 孝雄 の く 第４図 第５図 ｕｕｗ 第９図 第１０図 第１１図 第１２図 第１３図 第１４図
Claims (1)
- 【特許請求の範囲】 １、処理システムを構成する複数の構成単位の間で共通
転送路を介してクロックに同期して情報転送を行なう処
理システムにおける情報転送の競合防止回路において、 該競合防止回路は前記構成単位のそれぞれに対応して設
けられ、 前記複数の構成単位における自己の構成単位の優先順位
を規定し、自己の構成単位から他の構成単位に対して前
記共通転送路の使用を要求する第１の信号を出力する第
１の信号線と、 自己の構成単位より優先順位の高い構成単位からの第１
の信号線の状態を監視し、それらの第１の信号線の少な
くともいずれかに第１の信号が存在するときは第２の信
号を発生する監視手段と、 該監視手段が第２の信号を発生しないとき、クロックに
同期して自己の構成単位について情報転送を進行させる
制御手段とを含むことを特徴とする情報転送の競合防止
回路。 ２、特許請求の範囲第１項記載の競合防止回路において
、該競合防止回路は、 第１の信号線のいずれより高い優先順位を有して前記複
数の構成単位に共通に設けられ、自己の構成単位につい
て行なわれた情報転送の継続を要求する第３の信号を出
力する第３の信号線を含み、 前記監視手段は、第３の信号線の状態を監視し、第３の
信号が存在するときは第２の信号を発生することを特徴
とする競合防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15209884A JPS6132162A (ja) | 1984-07-24 | 1984-07-24 | 情報転送の競合防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15209884A JPS6132162A (ja) | 1984-07-24 | 1984-07-24 | 情報転送の競合防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132162A true JPS6132162A (ja) | 1986-02-14 |
| JPH0562384B2 JPH0562384B2 (ja) | 1993-09-08 |
Family
ID=15533003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15209884A Granted JPS6132162A (ja) | 1984-07-24 | 1984-07-24 | 情報転送の競合防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132162A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375959A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | シリアル形バス優先順位決定回路 |
| JPS6444144A (en) * | 1987-07-24 | 1989-02-16 | Advanced Micro Devices Inc | Circuit for avoiding competition of digital signals and method of avoiding competition of drivers |
| JPH09179817A (ja) * | 1995-12-26 | 1997-07-11 | Saitama Nippon Denki Kk | バスアクセス方式 |
| US7647441B2 (en) | 1998-11-13 | 2010-01-12 | Sonics, Inc. | Communications system and method with multilevel connection identification |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140432A (en) * | 1980-04-02 | 1981-11-02 | Fuji Electric Co Ltd | Control system for right of using bus |
| JPS58137057A (ja) * | 1981-10-01 | 1983-08-15 | ストレイタス・コンピユ−タ・インコ−ポレイテツド | コンピユ−タ周辺制御装置 |
| JPS58168124A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | バス選択の異常検出方式 |
-
1984
- 1984-07-24 JP JP15209884A patent/JPS6132162A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140432A (en) * | 1980-04-02 | 1981-11-02 | Fuji Electric Co Ltd | Control system for right of using bus |
| JPS58137057A (ja) * | 1981-10-01 | 1983-08-15 | ストレイタス・コンピユ−タ・インコ−ポレイテツド | コンピユ−タ周辺制御装置 |
| JPS58168124A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | バス選択の異常検出方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375959A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | シリアル形バス優先順位決定回路 |
| JPS6444144A (en) * | 1987-07-24 | 1989-02-16 | Advanced Micro Devices Inc | Circuit for avoiding competition of digital signals and method of avoiding competition of drivers |
| JPH09179817A (ja) * | 1995-12-26 | 1997-07-11 | Saitama Nippon Denki Kk | バスアクセス方式 |
| US7647441B2 (en) | 1998-11-13 | 2010-01-12 | Sonics, Inc. | Communications system and method with multilevel connection identification |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562384B2 (ja) | 1993-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE44342E1 (en) | Bus architecture employing varying width uni-directional command bus | |
| JP4083987B2 (ja) | 多重レベル接続識別を備えた通信システム | |
| US6557069B1 (en) | Processor-memory bus architecture for supporting multiple processors | |
| US4481572A (en) | Multiconfigural computers utilizing a time-shared bus | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| JPH04294441A (ja) | マイクロプロセッサを備えた処理装置間のインターフェイス用回路装置 | |
| JPH0626336B2 (ja) | 制御リンク | |
| JPH10143466A (ja) | バス通信システム | |
| JPS6132162A (ja) | 情報転送の競合防止回路 | |
| CA2234635C (en) | Method and device for exchanging data | |
| JP3639651B2 (ja) | 少なくとも２台のプロセッサからなる情報処理装置 | |
| EP0983554B1 (en) | Interfacing peripheral devices via a slave group interface device to a bus | |
| US5175832A (en) | Modular memory employing varying number of imput shift register stages | |
| JPH0528856B2 (ja) | ||
| JP2000155738A (ja) | データ処理装置 | |
| KR960001270B1 (ko) | 리던던시를 갖는 통신제어회로 | |
| JP3466728B2 (ja) | 情報処理システム及びその方法 | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPH11184805A (ja) | バスシステム | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| JP3304503B2 (ja) | ２重系マルチプロセッサシステム | |
| JPH1055341A (ja) | バスインタフェース制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |