JPS6132149A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPS6132149A JPS6132149A JP15487584A JP15487584A JPS6132149A JP S6132149 A JPS6132149 A JP S6132149A JP 15487584 A JP15487584 A JP 15487584A JP 15487584 A JP15487584 A JP 15487584A JP S6132149 A JPS6132149 A JP S6132149A
- Authority
- JP
- Japan
- Prior art keywords
- program
- start address
- instruction
- execution start
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ技術分野
この発明はフロンビイディスク等の外部記憶媒体を利用
してシステムのメモリ内にプログラムをロードし、また
システムがダウンしたときにはメモリ内容を自動的に外
部記憶媒体へダンプするＡＴＭ等のデータ処理システム
に関する二（ｂ）従来技術とその欠点 ＡＴＭにおいては、起動時にまずフロンビイディスク等
の外部記憶媒体から所定のプログラムをシステムのＲＯ
Ｍに記憶されているｉＰＬプログラムを使用してロード
し、ロード完了後制御をロードしたプログラムの先頭ア
ドレスに移す。またプログラムのハゲ、機器の異常等に
よって装置が誤動作成いはシステムダウンしたときには
原因が直ちに判明しない限りそのときのメモリ内容を全
てプログラムロードに供した外部記憶媒体にダンプする
。そして、原因の究明は外部記憶媒体にダンプされた内
容を解析することによって行われる。しかし、この際問
題となるのは、メモリダンプする外部記憶媒体はプログ
ラムをロードした外部記憶媒体と同じものであるため、
メモリダンプされた後の外部記憶媒体を操作者が誤って
システム起動時にセットしてしまう可能性があることで
ある。この場合、システムは確実に誤動作し、金銭の不
当な処理を行ったり場合によっては人体に危害を与えた
りする可能性がある。
してシステムのメモリ内にプログラムをロードし、また
システムがダウンしたときにはメモリ内容を自動的に外
部記憶媒体へダンプするＡＴＭ等のデータ処理システム
に関する二（ｂ）従来技術とその欠点 ＡＴＭにおいては、起動時にまずフロンビイディスク等
の外部記憶媒体から所定のプログラムをシステムのＲＯ
Ｍに記憶されているｉＰＬプログラムを使用してロード
し、ロード完了後制御をロードしたプログラムの先頭ア
ドレスに移す。またプログラムのハゲ、機器の異常等に
よって装置が誤動作成いはシステムダウンしたときには
原因が直ちに判明しない限りそのときのメモリ内容を全
てプログラムロードに供した外部記憶媒体にダンプする
。そして、原因の究明は外部記憶媒体にダンプされた内
容を解析することによって行われる。しかし、この際問
題となるのは、メモリダンプする外部記憶媒体はプログ
ラムをロードした外部記憶媒体と同じものであるため、
メモリダンプされた後の外部記憶媒体を操作者が誤って
システム起動時にセットしてしまう可能性があることで
ある。この場合、システムは確実に誤動作し、金銭の不
当な処理を行ったり場合によっては人体に危害を与えた
りする可能性がある。
（Ｃ１発明の目的
この発明の目的はメモリダンプされた外部記憶媒体をシ
ステム起動時に誤ってセットしても、メモリ内にロード
されたプログラムが走ることのない、メモリダンプ機能
を備えたデータ処理システムを提供することにある。
ステム起動時に誤ってセットしても、メモリ内にロード
されたプログラムが走ることのない、メモリダンプ機能
を備えたデータ処理システムを提供することにある。
（ｄ）発明の構成および効果
この発明は要約すれば、メモリダンプ時に、ダンプされ
るプログラムの実行開始アドレスの内容を、プログラム
が先に進むことのない命令、例えば実行開始アドレス自
身へのブランチ命令やＨＡＬＴ命令等に置き換える手段
を設けたことを特徴とする。
るプログラムの実行開始アドレスの内容を、プログラム
が先に進むことのない命令、例えば実行開始アドレス自
身へのブランチ命令やＨＡＬＴ命令等に置き換える手段
を設けたことを特徴とする。
上記のように構成することによって、この発明によれば
誤ってメモリダンプされた内容を再びロードして実行す
る段階になってもロード完了後に制御が移るプログラム
の開始アドレスでは、その実行開始アドレス自身へのブ
ランチ命令やＨＡＬＴ命令等のプログラムが先に進むこ
とのない命令に置き換わっているため、プログラムがそ
れ以上実行されることはなく、システム全体の誤動作を
防止することができる。これによって、例えばＡＴＭ等
に適用した場合には金銭の不当な処理を行ったり人体に
危害を与えたりすることを防止することができる。
誤ってメモリダンプされた内容を再びロードして実行す
る段階になってもロード完了後に制御が移るプログラム
の開始アドレスでは、その実行開始アドレス自身へのブ
ランチ命令やＨＡＬＴ命令等のプログラムが先に進むこ
とのない命令に置き換わっているため、プログラムがそ
れ以上実行されることはなく、システム全体の誤動作を
防止することができる。これによって、例えばＡＴＭ等
に適用した場合には金銭の不当な処理を行ったり人体に
危害を与えたりすることを防止することができる。
（ｅ）実施例
第３図はこの発明の実施例であるＡＴＭのブロック図で
ある。ＣＰＵ１には現金自動取引装置２、プログラムや
データを記憶するＲＡＭ３、ｉＰＬプログラムが記憶さ
れているＲＯＭ４およびフロンビイディスクを駆動する
ＦＤ駆動装置５が接続されている。ＦＤ駆動装置５にプ
ログラムの記憶されているフロッピィディスクがセット
されて電源がオンされると、ＲＯＭ４に記憶されている
ｉＰＬプログラムが動作し、セットされているフロッピ
ィディスクからＲＡＭ３に対してプログラムをロードす
る。ロードが完了するとＣＰＵＩは直ちにＲＡＭ３にロ
ードされたプログラムの先頭アドレス（実行開始アドレ
ス）ＳＴに制御を移す。即ちプログラムがウンタを先頭
アドレスＳＴに設定し、ロードしたプログラムを自動的
に起動する。以後プログラムの実行により現金自動取引
装置２において取引が行われる。
ある。ＣＰＵ１には現金自動取引装置２、プログラムや
データを記憶するＲＡＭ３、ｉＰＬプログラムが記憶さ
れているＲＯＭ４およびフロンビイディスクを駆動する
ＦＤ駆動装置５が接続されている。ＦＤ駆動装置５にプ
ログラムの記憶されているフロッピィディスクがセット
されて電源がオンされると、ＲＯＭ４に記憶されている
ｉＰＬプログラムが動作し、セットされているフロッピ
ィディスクからＲＡＭ３に対してプログラムをロードす
る。ロードが完了するとＣＰＵＩは直ちにＲＡＭ３にロ
ードされたプログラムの先頭アドレス（実行開始アドレ
ス）ＳＴに制御を移す。即ちプログラムがウンタを先頭
アドレスＳＴに設定し、ロードしたプログラムを自動的
に起動する。以後プログラムの実行により現金自動取引
装置２において取引が行われる。
第４図はフロッピィディスクの記憶内容とメモリのアド
レス空間との対応を示している。電源オン時にはｃｐｕ
ｔの制御はＲＯＭエリアに記憶されているｉＰＬプログ
ラムで行われ、そのｉＰＬの実行によってフロンビイデ
ィスクに記憶されているプログラムをＲＡＭエリアにロ
ードする。ロードが完了するとＣＰＵＩの制御はＲＡＭ
エリアの先頭アドレスＳＴに移される。先頭アドレスは
ロードされたプログラムの実行開始アドレスであるから
以後システムはこのロードされたプログラムによって動
作することになる。
レス空間との対応を示している。電源オン時にはｃｐｕ
ｔの制御はＲＯＭエリアに記憶されているｉＰＬプログ
ラムで行われ、そのｉＰＬの実行によってフロンビイデ
ィスクに記憶されているプログラムをＲＡＭエリアにロ
ードする。ロードが完了するとＣＰＵＩの制御はＲＡＭ
エリアの先頭アドレスＳＴに移される。先頭アドレスは
ロードされたプログラムの実行開始アドレスであるから
以後システムはこのロードされたプログラムによって動
作することになる。
現金自動取引装置２が誤動作したとき、または何等かの
原因によってシステムダウンしたときには、その原因が
直ちに究明できないとき実行開始アドレスＳＴの命令を
直接または間接的にその実行開始アドレス自身へのブラ
ンチ命令に置き換えて、ＲＡＭエリアを除く全メモリ空
間のデータをそのままフロッピィディスクへダンプする
。尚、ダンププログラムはｉＰＬロード時にフロンビイ
ディスクからロードされ、システムプログラムや現金自
動取引のためのユーティリイティプログラム等とともに
ＲＡＭエリア内に記憶されている。
原因によってシステムダウンしたときには、その原因が
直ちに究明できないとき実行開始アドレスＳＴの命令を
直接または間接的にその実行開始アドレス自身へのブラ
ンチ命令に置き換えて、ＲＡＭエリアを除く全メモリ空
間のデータをそのままフロッピィディスクへダンプする
。尚、ダンププログラムはｉＰＬロード時にフロンビイ
ディスクからロードされ、システムプログラムや現金自
動取引のためのユーティリイティプログラム等とともに
ＲＡＭエリア内に記憶されている。
したがって、このダンププログラムはメモリダンプ時に
プログラム実行開始アドレスＳＴの命令を直接または間
接的にその実行開始アドレス自身へのブランチ命令に置
き換え、その後ＲＡＭエリア内のデータを全てフロッピ
ィディスクのｉＰＬロード時と同じ位置にメモリダンプ
する機能を持っている。第５図はフロンビイディスクと
メモリ間のｉＰＬロード時およびダンプ時のデータの動
きを示している。
プログラム実行開始アドレスＳＴの命令を直接または間
接的にその実行開始アドレス自身へのブランチ命令に置
き換え、その後ＲＡＭエリア内のデータを全てフロッピ
ィディスクのｉＰＬロード時と同じ位置にメモリダンプ
する機能を持っている。第５図はフロンビイディスクと
メモリ間のｉＰＬロード時およびダンプ時のデータの動
きを示している。
第１図はメモリダンプ時の動作を示すフローチャート、
第２図はダンプされたフロンビイディスりをｉＰＬした
ときの動作を示すフローチャートである。
第２図はダンプされたフロンビイディスりをｉＰＬした
ときの動作を示すフローチャートである。
メモリダンプ時にはステップｎ１においてプログラムの
先頭アドレス、即ち実行開始アドレスＳＴの内容をその
実行開始アドレス自身へのブランチ命令（分岐命令）に
置き換える。次にステップｎ２においてｉＰＬプログラ
ムを除＜ （ＲＯＭエリアを除く）メモリ空間全ての内
容（ＲＡＭエリア全て）をフロンビイディスクにダンプ
して終了する。
先頭アドレス、即ち実行開始アドレスＳＴの内容をその
実行開始アドレス自身へのブランチ命令（分岐命令）に
置き換える。次にステップｎ２においてｉＰＬプログラ
ムを除＜ （ＲＯＭエリアを除く）メモリ空間全ての内
容（ＲＡＭエリア全て）をフロンビイディスクにダンプ
して終了する。
ダンプされたフロッピィディスクをｉＰＬするときには
、まずステップｎｌＯにおいてフロッピィディスク内の
内容（プログラムおよびデータを含む。）をＲＡＭエリ
アにロードする。続いてステップｎｉｌにおいて制御を
ＲＡＭエリアの実行開始アドレスに移し、ＣＰＵＩでそ
のアドレスの命令を実行する。この場合、プログラム先
頭アドレス即ち実行開始アドレスＳＴに記憶されている
命令がその実行開始アドレス自身へ分岐するブランチ命
令であるため、ｎ１２においてブランチ命令を連続的に
実行する。即ち、プログラムがそれ以上走ることがない
。
、まずステップｎｌＯにおいてフロッピィディスク内の
内容（プログラムおよびデータを含む。）をＲＡＭエリ
アにロードする。続いてステップｎｉｌにおいて制御を
ＲＡＭエリアの実行開始アドレスに移し、ＣＰＵＩでそ
のアドレスの命令を実行する。この場合、プログラム先
頭アドレス即ち実行開始アドレスＳＴに記憶されている
命令がその実行開始アドレス自身へ分岐するブランチ命
令であるため、ｎ１２においてブランチ命令を連続的に
実行する。即ち、プログラムがそれ以上走ることがない
。
以上の動作によってメモリダンプしたフロンビイディス
クを誤ってセントし”’（’ｉＰＬ’ｔ：）−ドしても
システムが誤動作するのを防ぐことができる。
クを誤ってセントし”’（’ｉＰＬ’ｔ：）−ドしても
システムが誤動作するのを防ぐことができる。
尚、上記実施例ではプログラムが先に進むことのない命
令として実行開始アドレス自身へ分岐するブランチ命令
を例示したが、これに換えてＨＡＬＴ命令、その他類似
の命令であってもよい。
令として実行開始アドレス自身へ分岐するブランチ命令
を例示したが、これに換えてＨＡＬＴ命令、その他類似
の命令であってもよい。
第１図はこの発明の実施例であるＡＴＭにおいて、メモ
リダンプするときの動作を示すフローチャート、第２図
はメモリダンプされた内容をｉＰＬロードして実行する
ときの動作を示すフローチャート、第３図は同ＡＴＭの
ブロック図、第４図はｉＰＬロードするときのフロッピ
ィディスクの内容とメモリ空間との対比を示す図、第５
図はフロッピィディスクとメモリ間でのデータの動きを
示す図である。 第１図 第２図＄３図 第４図
リダンプするときの動作を示すフローチャート、第２図
はメモリダンプされた内容をｉＰＬロードして実行する
ときの動作を示すフローチャート、第３図は同ＡＴＭの
ブロック図、第４図はｉＰＬロードするときのフロッピ
ィディスクの内容とメモリ空間との対比を示す図、第５
図はフロッピィディスクとメモリ間でのデータの動きを
示す図である。 第１図 第２図＄３図 第４図
Claims (1)
- （１）フロッピィディスク等の外部記憶媒体が接続され
たシステムであって、外部記憶媒体に記憶されているプ
ログラムをシステム本体内にロードした後そのプログラ
ムを実行し、またシステムがダウンしたとき等にメモリ
内容をそのまま前記外部記憶媒体にメモリダンプするシ
ステムにおいてメモリダンプ時に、ダンプされるプログ
ラムの実行開始アドレスの内容を、プログラムが先に進
むことのない命令に置き換える手段を設けたことを特徴
とするメモリダンプ機能を備えるデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15487584A JPS6132149A (ja) | 1984-07-24 | 1984-07-24 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15487584A JPS6132149A (ja) | 1984-07-24 | 1984-07-24 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132149A true JPS6132149A (ja) | 1986-02-14 |
| JPH0548496B2 JPH0548496B2 (ja) | 1993-07-21 |
Family
ID=15593841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15487584A Granted JPS6132149A (ja) | 1984-07-24 | 1984-07-24 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521829U (ja) * | 1991-09-02 | 1993-03-23 | ヒゴグリラー株式会社 | 焼物器の受皿用オーバーフロー栓 |
-
1984
- 1984-07-24 JP JP15487584A patent/JPS6132149A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521829U (ja) * | 1991-09-02 | 1993-03-23 | ヒゴグリラー株式会社 | 焼物器の受皿用オーバーフロー栓 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548496B2 (ja) | 1993-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0356237A2 (en) | Integrated Circuit Card | |
| US20090049258A1 (en) | Method of verifying pseudo-code loaded in an embedded system, in particular a smart card | |
| JPS6132149A (ja) | データ処理装置 | |
| JPS6029984B2 (ja) | 主メモリ・ダンプ方式 | |
| EP0581723A2 (en) | An automatic design process and apparatus | |
| JP3750494B2 (ja) | 半導体装置 | |
| JPS628831B2 (ja) | ||
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPS6368928A (ja) | プログラムストアシステム | |
| JPS62296248A (ja) | 主記憶ダンプ制御方式 | |
| JPH0820979B2 (ja) | データ処理装置 | |
| JPS603217B2 (ja) | メモリ・ダンプ起動方式 | |
| JPS5913060B2 (ja) | 主記憶装置の記憶容量検出方式 | |
| JP3263999B2 (ja) | プログラム内容解析装置 | |
| JPS6213704B2 (ja) | ||
| JPH03229331A (ja) | 情報処理装置 | |
| JPS6379139A (ja) | コンピユ−タの暴走防止方法 | |
| JPS635462A (ja) | マイクロプログラムローディング方法 | |
| JPS6113347A (ja) | ハ−ドウエアの初期テスト方式 | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPS63250749A (ja) | ダンプ方式 | |
| US7720665B1 (en) | Method and system for realizing reset in discrete event simulation | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPH03216742A (ja) | メモリダンプシステム | |
| KR100376055B1 (ko) | 입출력 프로세서 커널의 다운로드 방법 |