JPS6131974A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6131974A JPS6131974A JP15480484A JP15480484A JPS6131974A JP S6131974 A JPS6131974 A JP S6131974A JP 15480484 A JP15480484 A JP 15480484A JP 15480484 A JP15480484 A JP 15480484A JP S6131974 A JPS6131974 A JP S6131974A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- generator
- clock
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は試験回路を含んだ半導体装置に関する。
（従来技術）
従来、相補型トランジスタを含む半導体集積回路の寿命
試験は、全ての入力端子を電源電位あるいは接地電位に
固定して高温炉内にて試験を行ういわゆる静的な試験で
あった。そのため相補型トランジスタが導通する際の回
路容量の充放電電流及び相補型トランジスタの貢通電流
が流れず、トランジスタの動作性能試験や配線等の寿命
試験とはならないとすう欠点があった。
試験は、全ての入力端子を電源電位あるいは接地電位に
固定して高温炉内にて試験を行ういわゆる静的な試験で
あった。そのため相補型トランジスタが導通する際の回
路容量の充放電電流及び相補型トランジスタの貢通電流
が流れず、トランジスタの動作性能試験や配線等の寿命
試験とはならないとすう欠点があった。
（発明の目的）
本発明の目的は、このような欠点を解決し、相補型トラ
ンジスタを用いた半導体集積回路内に信号発生器とその
制御信号端子をもつ制御回路とを内蔵することにより、
回路に過渡的な電流を流しながら動的な寿命試験を出来
るようにした半導体装置を提供することにめる。
ンジスタを用いた半導体集積回路内に信号発生器とその
制御信号端子をもつ制御回路とを内蔵することにより、
回路に過渡的な電流を流しながら動的な寿命試験を出来
るようにした半導体装置を提供することにめる。
（発明の構成）
本発明の半導体装置の構成は、所定周期の信号を出力し
て回路の一部あるいは全部を駆動する信号発生器と、こ
の信号発生器を制御する１個以上の制御端子をもった制
御回路とを、紙数用回路として前記回路内に実装したこ
とを特徴とする。
て回路の一部あるいは全部を駆動する信号発生器と、こ
の信号発生器を制御する１個以上の制御端子をもった制
御回路とを、紙数用回路として前記回路内に実装したこ
とを特徴とする。
（実施例）
次に本発明を図面により詳細に説明する。
第１図は本発明の一実施例のブロック図である。
本実施例は、クロック信号３と制御信号４とを入力とす
る信号発生器１１と、入力信号群２とクロック信号２３
とを入力し出力信号群３を出力とし所定機能を実現する
相補型トランジスタを用いた論理回路１０とを含むもの
である。
る信号発生器１１と、入力信号群２とクロック信号２３
とを入力し出力信号群３を出力とし所定機能を実現する
相補型トランジスタを用いた論理回路１０とを含むもの
である。
入力端子群２の全端子及びクロック信号端子３とは電源
電位あるいは接地電位に固定され、ここに制ａ信号５を
入れると、信号発生器１１はあるパターンのクロック信
号３３ｔ−発生し、ある機能を有する論理回路１０の一
部あるφは全部の相補型トランジスタで動作させる。こ
の半導体集積回路ｌを高温炉内に入れ回路動作をさせな
がら寿命試験をすることができる。
電位あるいは接地電位に固定され、ここに制ａ信号５を
入れると、信号発生器１１はあるパターンのクロック信
号３３ｔ−発生し、ある機能を有する論理回路１０の一
部あるφは全部の相補型トランジスタで動作させる。こ
の半導体集積回路ｌを高温炉内に入れ回路動作をさせな
がら寿命試験をすることができる。
クロック信号３３によって論理回路ｌＯ内の相補型トラ
ンジスタの一部あるいは全部には回路容量の充放電電流
及び電通電流が流れ、このような過渡的電流を流す動的
試験を採用することにより、従来の静的試験では得られ
なかったトランジスタや配線等の寿命試験が実施できる
。
ンジスタの一部あるいは全部には回路容量の充放電電流
及び電通電流が流れ、このような過渡的電流を流す動的
試験を採用することにより、従来の静的試験では得られ
なかったトランジスタや配線等の寿命試験が実施できる
。
なお、論理回路１０は、論理回路群２１と、フリップフ
ロップ部２２と、論理回路群２３とから構成され、信号
発生器１１は、クロック発生器３１と、符号発生器３２
とから構成される。論理回路群２１は入力信号群２を入
力し信号群２４を出力とし、クロック発生器３１はクロ
ック人力４と制御信号５とを入力し、クロック信号３３
を出力する。また、符号発生器１１は制ａ信号５を入力
し選択信号３４とパターン信号３５とを出力し、フリッ
プフロップ群２２は前記信号群２４とクロック信号３３
と選択信号３４とパターン信号３５とを入力し信号群２
５を出力し、論理回路群２３は。
ロップ部２２と、論理回路群２３とから構成され、信号
発生器１１は、クロック発生器３１と、符号発生器３２
とから構成される。論理回路群２１は入力信号群２を入
力し信号群２４を出力とし、クロック発生器３１はクロ
ック人力４と制御信号５とを入力し、クロック信号３３
を出力する。また、符号発生器１１は制ａ信号５を入力
し選択信号３４とパターン信号３５とを出力し、フリッ
プフロップ群２２は前記信号群２４とクロック信号３３
と選択信号３４とパターン信号３５とを入力し信号群２
５を出力し、論理回路群２３は。
前述のフリップフロップ群２２のｄ力信号群２５ように
全て電源電位十Ｖに固定し、制御信号５を低レベルにす
ると、クロック発生器３１はクロック入力を受は付けず
に自励発振し、周期Ｔをもったクロック信号３３を発生
する。また、制御信号５によって符号発生器３２は選択
信号３４を発生し、この選択信号３４により、フリップ
フロップ群２２は、符号発生器３２の一部の出力である
ノくターン信号３５の状態を保持する。このクロック信
号３３により、あるタイミングで取り込まれた７を出力
する。
全て電源電位十Ｖに固定し、制御信号５を低レベルにす
ると、クロック発生器３１はクロック入力を受は付けず
に自励発振し、周期Ｔをもったクロック信号３３を発生
する。また、制御信号５によって符号発生器３２は選択
信号３４を発生し、この選択信号３４により、フリップ
フロップ群２２は、符号発生器３２の一部の出力である
ノくターン信号３５の状態を保持する。このクロック信
号３３により、あるタイミングで取り込まれた７を出力
する。
本実施例は、フリップフロップ等の順序回路を含む回路
であっても、フリップフロップ群２２以降の論理回路を
構成する相補型トランジスタは動作する。従って、本実
施例は、動作時に流れる回路容量の充放電電流及び電通
電流によって動的な寿命試験が可能となる。
であっても、フリップフロップ群２２以降の論理回路を
構成する相補型トランジスタは動作する。従って、本実
施例は、動作時に流れる回路容量の充放電電流及び電通
電流によって動的な寿命試験が可能となる。
（発明の効果）
本発明は、以上説明したように、相補型トランジスタを
用ｉた半導体集積回路内に回路を動作させる信号発生器
を有する構成を取ることにより動的な寿命試験を行うこ
とが出来るようになる。
用ｉた半導体集積回路内に回路を動作させる信号発生器
を有する構成を取ることにより動的な寿命試験を行うこ
とが出来るようになる。
図において、
１・・・・・・半導体集積回路、２・・・・・・入力信
号群、３・・・・・・出力信号群、４・・・・・・クロ
ック入力、５・・・・・・制ａ償号、１０・・・・・・
相補型トランジスタを用いた論理回路、１１・・・・・
・信号発生器、２１，２３・・・・−・論理回路群、２
２・・・・・・フリップフロップ群、２４ 、２５・・
・・・・信号群、３１・・・・・・クロック発生器、３
２・・・・・・符号発生器、３３・−・・・・クロック
信号、３４・・・・・・選択信号、３５・・・・・・パ
ターン信号でちる。
号群、３・・・・・・出力信号群、４・・・・・・クロ
ック入力、５・・・・・・制ａ償号、１０・・・・・・
相補型トランジスタを用いた論理回路、１１・・・・・
・信号発生器、２１，２３・・・・−・論理回路群、２
２・・・・・・フリップフロップ群、２４ 、２５・・
・・・・信号群、３１・・・・・・クロック発生器、３
２・・・・・・符号発生器、３３・−・・・・クロック
信号、３４・・・・・・選択信号、３５・・・・・・パ
ターン信号でちる。
Claims (1)
- 所定周期の信号を出力し回路の一部あるいは全部を駆
動する信号発生器と、この信号発生器を制御する少くと
も一つ以上の制御端子をもった制御回路とを試験用回路
として前記回路内に実装したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15480484A JPS6131974A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15480484A JPS6131974A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6131974A true JPS6131974A (ja) | 1986-02-14 |
Family
ID=15592248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15480484A Pending JPS6131974A (ja) | 1984-07-25 | 1984-07-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6131974A (ja) |
-
1984
- 1984-07-25 JP JP15480484A patent/JPS6131974A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005173A (ko) | 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리 | |
| KR20060052325A (ko) | 히스테리시스 콤퍼레이터 및 그것을 이용한 리세트 신호발생 회로 | |
| JPS6131974A (ja) | 半導体装置 | |
| JPH049680A (ja) | Ｄｃテスト用回路を含むｌｓｉ | |
| KR20010049488A (ko) | 내부 전원 회로를 가진 반도체장치 | |
| JP2712411B2 (ja) | テスト回路 | |
| JPH0624787Y2 (ja) | 切替回路 | |
| US20020057546A1 (en) | Semiconductor integrated circuit device having pseudo-tuning function | |
| JP2822972B2 (ja) | 半導体装置の試験装置 | |
| KR100449274B1 (ko) | 어드레스변화검출회로 | |
| JP3531577B2 (ja) | 半導体検査装置 | |
| JP2001195148A (ja) | クロック停止検出回路 | |
| JP3076267B2 (ja) | 半導体集積回路 | |
| JPS644289Y2 (ja) | ||
| JPH07334256A (ja) | 電源回路 | |
| JPS62172273A (ja) | テスト信号発生回路 | |
| JPH052054A (ja) | テスト容易化回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPS63102236A (ja) | 出力端子試験回路 | |
| JPH0492292A (ja) | 半導体集積記憶回路装置 | |
| JPH0362109A (ja) | シングルチップマイクロコンピュータ | |
| JPS6298762A (ja) | 集積回路 | |
| JPS5859626A (ja) | トランスフア−ゲ−ト回路 | |
| JPS6086855A (ja) | 集積回路用バイアス回路 | |
| JPH09211074A (ja) | 半導体装置 |