JPS6130467B2 - - Google Patents

Info

Publication number
JPS6130467B2
JPS6130467B2 JP1762576A JP1762576A JPS6130467B2 JP S6130467 B2 JPS6130467 B2 JP S6130467B2 JP 1762576 A JP1762576 A JP 1762576A JP 1762576 A JP1762576 A JP 1762576A JP S6130467 B2 JPS6130467 B2 JP S6130467B2
Authority
JP
Japan
Prior art keywords
image signal
signal
image
circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1762576A
Other languages
English (en)
Other versions
JPS52100834A (en
Inventor
Masayoshi Hirashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1762576A priority Critical patent/JPS52100834A/ja
Publication of JPS52100834A publication Critical patent/JPS52100834A/ja
Publication of JPS6130467B2 publication Critical patent/JPS6130467B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Description

【発明の詳細な説明】 本発明は、テレビジヨン信号の垂直ブランキン
グ期間中に通常のテレビジヨン放送画像の映像信
号とは別に重畳して送られてくる静止画像信号を
受信し記憶して静止画像を再生する静止画像受信
装置に関し、静止画像をロール表示する場合でも
静止画像信号を記憶するメモリの電力消費を少な
くすることのできる装置を提供するものである。
テレビジヨン信号を用いて文字、図形等の静止
画像を伝送するシステムの一つとして、次の如き
ものが考えられている。
このシステムでは第1図Aのように1つの文字
等の単位静止画像を横16ビツト×縦16ビツト(16
ライン)の絵素に分解し、このような単位静止画
像を適宜ビツトのスペースを設けて水平に14個並
べて1ライン当り合計256ビツトとして1行分の
静止画像とし、さらに、このような1行分の静止
画像を適宜ラインスペースを設けて縦に8行並べ
て合計200ラインで1枚の静止画像を形成してい
る。従つて、1枚の静止画像の合計の絵素数は
256ビツト×200ライン=51200ビツトである。
そして、このように絵素に分解した静止画像を
第1図A中に一点鎖線で示したように上方のライ
ンから順に水平方向に走査して同図Bのような1
ライン分256ビツトづつの画像信号を得、これを
同図Cに示すようにテレビジヨン信号の垂直ブラ
ンキング期間中の任意の水平期間(例えば第20H
目および第283H目)にそれぞれ静止画像の1水
平走査線(1ライン)分づつの画像信号Vをスタ
ート基準信号STX、番組コード信号PCおよびラ
イン番号コード信号LN等のコード信号と共に重
畳して送出し、受信側においては、この画像信号
V等を含むテレビジヨン信号をチユーナ、映像検
波回路等の受信回路で受信し、静止画像信号抜取
回路で画像信号V等の静止画像信号を抜取り、画
像信号Vはメモリに順次記憶して蓄え、その後再
生回路においてこのメモリから画像信号Vを陰極
線管の水平・垂直走査と同期して読み出し、混合
増幅回路で通常のテレビジヨン映像信号と混合
し、増幅して陰極線管上に第2図の如く静止画像
例えば文字を映出して表示する。このような静止
画像受信装置についてさらに詳細に第3図を用い
て説明する。ここで1はチユーナ2、VIF回路
3、映像検波回路4等を含んだテレビジヨン画像
信号及び静止画像信号の受信回路、5はこの受信
回路の出力を2値信号に波形整形する波形成形回
路、6は同期分離回路、7は水平同期信号に同期
して水平パルスを発振するようにAFC回路を内
蔵した水平発振回路、8は垂直同期分離回路であ
る。
また、9は第20H目(および第283H目、以下
第283H目については記載を省略する。)に重畳さ
れている静止画像信号を抜取るために、水平・垂
直信号をもとにして、この第20H目の期間に抜取
ゲートパルスを発生する抜取パルス発生回路、1
0は静止画像を陰極線管上に表示する際の最上端
である水平走査線(たとえば第41H目:以下第
41H目を用いて説明する)の始まり時点を検出す
る41H目検出回路であり、いずれも水平パルスを
計数することによつてこれらの出力を発生する。
さらに11は、現在陰極線管で走査中の水平走査
線が上述の上端である第41H目の水平走査線から
数えて第何番目のものであるかを水平発振回路7
又は後述する分周回路14からの水平パルスある
いはフライバツクパルスを計数することによつて
検出するライン番号カウンタであり、これらが水
平・垂直同期信号から制御用の各信号を発生する
部分である。
次に、12はカラーバースト信号をもとにして
局部副搬送波信号scを発生する副搬送波発振回
路、13はこの副搬送波信号scを3/2逓倍して
3/2scの基準クロツク信号を得る逓倍回路、1
4はこの基準クロツク信号を分周して各種の周波
数の基本クロツク信号を得る分周回路であり、こ
の分周回路14の出力信号を基礎として、メモリ
の駆動用にはメモリクロツク発生回路15で、受
信信号中の番組コード信号PCの抜取用およびラ
イン番号信号LMの抜取用には受信クロツク発生
回路16で、それぞれ所定の時期に所定幅・所定
数のクロツク信号を発生する。これらが各信号の
ビツト単位の制御のための信号を発生する部分で
ある。
次に、これらの制御用信号・クロツク信号を用
いて静止画像を受信する手段について説明する。
ここで操作者が受信態様を指令する部分は、い
ずれの番組の静止画像を受信するかを指定する番
組指定回路17と、受信した静止画像を静止した
ままで一枚づつ映出し、一枚の静止画像が終つた
後新たに次の静止画像を一枚表示するいわゆるペ
ージ表示を行なうか、到来した静止画像信号を
次々と表示画像の上端又は下端に書き込んで映出
して静止画像を上方に又は下方に流れるように表
示するいわゆるロール表示を行なうかを指定する
表示モード指定回路18とである。
まず、信号抜取用のゲート回路19においては
抜取パルス発生回路9からの第20H目における抜
取用ゲートパルスによつて波形整形回路5の出力
中から第20H目の静止画像信号の各信号STX、
PC、LN、Vを抜取り、これを入力ゲート回路2
0と番組コード信号抜取回路21およびライン番
号信号抜取回路22に供給する。
番組コード信号抜取回路21では受信クロツク
発生回路16から供給される4ビツトの番組コー
ド抜取用クロツク信号を用いて4ビツトの番組コ
ード信号LNを抜取り、これを1フイールド期間
保持する。そして比較回路23においてこの抜取
つた番組コード信号LNと番組指定回路17で操
作者から指定された番組指定コード信号とを比較
して、両者が一致したときに一致出力を発生し、
これによつて入力ゲート回路20を開き受信した
画像信号Vを1ライン分の容量すなわち256ビツ
トの容量のダイナミツクシフトレジスタ等で構成
したバツフアメモリ24に書き込んで記憶させ
る。この場合、バツフアメモリ24には第20H目
における画像信号Vの間だけメモリクロツク発生
回路15から256ビツトの書き込み用クロツク信
号を与えて画像信号Vのみを記憶させる。
このバツフアメモリ24にはさらに毎Hに1回
づつの割合で記憶内容を循環させるように1H当
り256ビツトづつの循環用クロツク信号を与える
ようにし、特に第41H目から第240H目までの
200H間の静止画像表示期間には後述するメイン
メモリと同一の循環クロツク信号で駆動するよう
にしている。
これと同時に、ライン番号信号抜取回路22で
は受信クロツク発生回路16から供給されるライ
ン番号信号抜取用クロツク信号を用いて静止画像
信号中の8ビツトのライン番号信号LNを抜取
り、これを1フイールド間保持する。そして、ラ
イン番号比較回路25においてライン番号カウン
タ11からのカウント出力と静止画像信号から抜
取つたライン番号LNとを比較して両者が一致し
たときに一致出力を発生し、この一致出力を選択
ゲート26に加える。
この選択ゲート26は表示態様に応じてメイン
メモリ28への書き込み状態を切換えるもので、
その出力によつて転送ゲート27を開き、バツフ
アメモリ24に記憶していた受信したばかりの画
像信号Vをメインメモリ28の所定の位置に書き
込み記憶させる。
メインメモリ28は通常には静止画像の総絵素
数すなわち256ビツト×200ライン分=51200ビツ
トの容量を持つ高速スタテイツクシフトレジスタ
等で構成した記憶回路である。
そして、メモリクロツク発生回路15では表示
期間である第41H目から第240H目までの200H期
間には毎Hに256ビツトづつのクロツク信号を発
生し、これをメインメモリ28に供給してメイン
メモリ26を駆動する。
操作者が上記のモード指定回路18から「ペー
ジ表示」を指定しているときには、ライン番号カ
ウンタ11のカウント出力と受信したライン番号
信号LNとが一致したときに比較回路25から出
力される一致出力を選択ゲート26を介して転送
ゲート27に加えるように選択ゲート26を切換
え、メインメモリ28内におけるこのライン番号
と対応する記憶部分に新たな1ライン分の画像信
号Vを書き込む。
他方、操作者が表示モード指定回路18から
「ロール表示」を指定しているときには、上述の
比較回路25の一致出力を使用せず、ライン番号
カカンタ11で特別に毎フイールドの表示期間以
外の1水平期間たとえば第241H目において発生
したロールゲートパルスを選択ゲート26を介し
て転送ゲート27に加えるように選択ゲート26
を切換え、常にこの第241H目で新たな画像信号
Vをそのときのメインメモリ28の最後尾の記憶
部分に書き込み、旧い画像信号は1ライン分づつ
上方にずらせるようにする。この切り換えは選択
ゲート26への表示モード指示回路18からの指
定信号によつて行なう。このような「ロール表
示」用の書き込み記憶を行なうと静止画像を最下
端に書き込みつつ上方にロールさせて表示するこ
とができる。
そしてこのような書き込み動作をくり返すこと
により、受信した画像信号Vをメインメモリ28
に記憶することができるので、表示期間である第
41H目から第240H目までの200H期間には毎H当
り256ビツトの割合で読み出しクロツク信号をメ
インメモリ28に供給してこの画像信号Vを読み
出し、混合回路29、映像増幅回路30を介して
通常のテイビジヨン受像機の陰極線管31に加え
ることによつて、その陰極線管31上に静止画像
を映出することができるものである。混合回路2
9において、映像検波回路4からの通常のテレビ
ジヨン受像信号とメインメモリ28からの静止画
像信号とを混合すれば、第2図に示すように通常
のテレビジヨン受像画像と静止画像とを重ねて表
示することができる。
さて、このようにして静止画像信号を受像して
静止画像を再生することができるものであるが、
ここで静止画像の画像信号を記憶蓄積するメイン
メモリ28における消費電力に注目する。メイン
メモリ28としては上述のような51200ビツトの
容量を持つ高速シフトレジスタを考え、200ライ
ン分の静止画像を記憶するために毎フイールドの
262.5H期間のうちの第42H目から第24H目までの
200H期間に1H当り256ビツトづつクロツクする
ものとする。そして、画像信号およびクロツクの
1ビツトのパルス幅を1/23/2sc=186.2nsecとす ると各Hの63.56μsecのうちのメモリクロツク期
間は186.2nsec×256ビツト=47.7μsecとなり、
メインメモリ28の駆動率は200/262.5×47
.7/63.56×100 =57.2%となる。
従つて、メモリクロツクのデユーテイを規格通
りの25%に設定しておくとメインメモリ28の電
力消費はシフトレジスタの定格消費電力に対して
57.2%となり、周囲温度の上昇を考慮すればこれ
は相当に苛酷な使用状態となつて信頼性の点等に
悪影響を及ぼす不都合がある。
そこで本発明はかかる静止画像の画像信号を記
憶蓄積するメモリの駆動率を低減して電力消費を
少なくし信頼性等の向上を図ることのできる装置
を提供することを目的とするものである。
以下、本発明の一実施例について第4,5図と
ともに説明する。この実施例の装置は上述のよう
な目的を達成するために第3図に示したような基
本的な構成の装置において、メインメモリ28を
それぞれが静止画像の上半分と下半分の画像信号
を別々に記憶する2つのメインメモリブロツク2
8A,28Bに分割してこれを交互にクロツクす
るようにし、各々の分割したメインメモリブロツ
クの駆動率を従来の2分の1にしてそれぞれのメ
インメモリブロツクにおける定格消費電力に対す
る実際の電力消費の割り合いを従来の約2分の1
にまで低減するようにしたものである。
まず、第4図において、28A,28Bは第3
図におけるメインメモリ28をそれぞれ静止画像
の上半分と下半分の画像信号を記憶するように2
分の1づつの記憶容量に分割して25600ビツトづ
つの記憶容量にしてそれぞれ別々のチツプ又はパ
ツケージに分けて構成した2つのメモリブロツク
であり、2つのメインメモリブロツク28A,2
8Bによつて1つのメインメモリ28を構成す
る。そして、静止画像の上半分記憶用のメインメ
モリブロツク28Aは表示期間前半の第41H目か
ら第140H目までの100H期間にのみクロツクし、
静止画像の下半分記憶用のメインメモリブロツク
28Bは後半の第141H目から第240H目までの
100H期間にのみクロツクして、それぞれ駆動す
る。また両メインメモリブロツク28A,28B
ともにバツフアメモリ24からの1ライン分の画
像信号の転送期間にも1H期間だけクロツクして
駆動する。32はかかる前半と後半の動作を切換
えるための切換信号を発生する切換信号発生回
路、27はその切換信号によつてメインメモリブ
ロツク28A,28Bへの画像信号の記憶書き込
みを制御する入力ゲート回路、33は切換信号に
よつてメインブロツク28A,28Bへのクロツ
ク信号の供給を切換えるクロツク切換回路、34
はメインメモリブロツク28A,28Bから読み
出した画像信号を切換信号によつて切換えて出力
する出力切換回路である。
切換信号発生回路32には2つのフリツプフロ
ツプ35A,35Bを設け、フリツプフロツプ3
5Aはライン番号カンタ11から取り出した第
41H目と第241H目の始めのパルスでセツト・リ
セツトして第5図Cのように第41H目の始めから
第240H目の終りまでの間に発生する出力を取り
出し、フリツプフロツプ35Bはライン番号カウ
ンタ11から取り出した第41H目と第141H目の
始めのパルスでセツト・リセツトして第5図Dの
ように第41H目の始めから第140H目の終りまで
の間に発生する出力を取り出す。そしてこれらの
フリツプフロツプ35A,35Bの出力をAND
ゲート36A,36Bで組合わせることによつ
て、ANDゲート36Aからは第5図Aのように
静止画像の上半分すなわち前半の期間第41H目〜
第140H目の間に切換信号を発生し、ANDゲート
36Bからは第5図Bのように静止画像の下半分
すなわち後半の期間第141H目〜第240H目の間に
切換信号を発生する。このように水平パルスを計
数して切換信号A,Bを発生するようにすれば、
切換のための構成をきわめて簡単なものとするこ
とができる。
この切換信号A,Bはそれぞれクロツク切換回
路33中のANDゲート38A,38Bに加え、
ここでメモリクロツク発生回路15から毎Hに
256ビツトづつ発生されているクロツク信号をゲ
ートし、ORゲート39A,39Bを介してメイ
ンメモリブロツク28A,28Bに供給する。従
つて、ANDゲート38Aで切換信号Aによつて
上半分すなわち前半の第41H目から第140H目ま
での期間にクロツク信号をメインメモリブロツク
28Aに供給してこれを駆動することができ、
ANDゲート38Bでは切換信号Bによつて下半
分すなわち後半の期間の第141H目から第240H目
までの期間にクロツク信号をメインメモリブロツ
ク28Bに供給してこれを駆動することができ
る。
一方、切換信号A,Bは出力切換回路34の
ANDゲート40A,40Bにも加え、ANDゲー
ト40Aでは切換信号Aによつて上半分すなわち
前半の第41H目から第140H目までの期間に駆動
されているメインメモリブロツク28Aから読み
出した画像信号を取り出し、ANDゲート40B
では切換信号Bよつて下半分すなわち後半の第
141H目から240H目までの期間にメインメモリブ
ロツク28Bから読み出した画像信号を取り出し
て、ORゲート41を介して出力する。このよう
に駆動しているメインメモリブロツクからのみ画
像信号を取り出すようにすれば、駆動休止中のメ
インメモリブロツクからの出力が雑音信号として
混入するおそれがなく高品質の静止画像を再生す
ることができる。
さらに、入力ゲート回路27においてはそれぞ
れのメインメモリブロツク28A,28B毎に記
憶している画像信号を循環させるためのANDゲ
ート42A,42Bと1ライン分の画像信号を入
力するためのANDゲート43A,43BとORゲ
ート44A,44Bからなるゲート群を設け、そ
れぞれのメインメモリブロツク28A,28Bの
記憶している画像信号はANDゲート42A,4
2Bを介して循環可能とし、またANDゲート4
3A,43Bを介してそれぞれのメインメモリブ
ロツク28A,28Bに新たな画像信号を書き込
み記憶させるようにしている。ただし、バツフア
メモリ24からの受信したばかりの新たな1ライ
ン分の画像信号は画像信号入力用のANDゲート
43Bを介して下半分用すなわち後半用のメイン
メモリブロツク28Bのみに供給してその後端部
に書き込むようにし、またこのメインメモリブロ
ツク28Bから読み出した下半分の画像信号のう
ちの前端部すなわち最上ラインの画像信号を
ANDゲート43Aを介して上半分用すなわち前
半用のメインメモリブロツク28Aに転送してや
はりその後端部に書き込むようにしている。
そして、ライン番号カウンタ11で転送期間の
第241H目に発生した第5図Eのようなロールゲ
ートパルスとこれを反転したパルスをANDゲー
ト42A,42B,43A,43Bに加えること
により、この転送期間にはANDゲート43A,
43Bを導通させ、バツフアメモリ24からの新
たな1ライン分の画像信号VをANDゲート43
Bを介してメインメモリブロツク28Bに供給し
てその後端部すなわち最下ラインの記憶位置にこ
れを書き込む。同時にこのときにメインメモリブ
ロツク28Bから読み出した静止画像の下半分す
なわち後半のうちの前端部すなわち最上ラインの
1ライン分の画像信号VをANDゲート43Aを
介してメインメモリブロツク28Bに供給してそ
の最後端すなわち最下ラインの記憶位置に書き込
む。メインメモリブロツク28Bの前端部すなわ
ち最上ラインの1ライン分の画像信号Vは最も旧
いものであり、これはANDゲート42Aを遮断
していることによつて消去する。
もちろん、このような転送時にはロールゲート
パルスEをクロツク切換回路33中のANDゲー
ト37A,37Bにも加えて転送期間である第
241H目に256ビツトのクロツク信号を取り出し、
メインメモリブロツク28A,28Bに供給して
これを駆動する。
このようにして、メインメモリブロツク28A
と28Bを総合して全体として見れば従来と同様
に画像信号Vを「ロール表示」用の記憶態様で書
き込み記憶して静止画像をロール表示することが
できる。
しかも、個々のメインメモリブロツク28A,
28Bのそれぞれは静止画像の上半分すなわち前
半の期間か、もしくは下半分すなわち後半の期間
のいずれか一方と転送期間のみしか駆動しないこ
ととなるので、その駆動率をそれぞれ従来の約2
分の1にすることができ、定格(許容)消費電力
に対する電力消費量を少なくして信頼性の向上を
図ることができるものである。
なお、上述の実施例の装置はバツフアメモリ2
4を用いて画像信号を記憶するものであるが、バ
ツフアメモリを用いないで新たな画像信号Vの受
信と同時にメインメモリブロツクへの書き込みと
転送を行なう場合には第6図のように構成すれば
よい。この装置では抜取用のゲート回路19で取
り出した画像信号Vを直接ANDゲート43Bを
介してメインメモリブロツク28に供給し、かつ
番組検出用の比較回路23番組一致出力と抜取パ
ルス発生回路9からの第5図Fのような第20H目
(および第283H目)の抜取ゲートパルスとをAND
ゲート45に加えて所定の番組の受像時にのみこ
の抜取ゲートパルスFをANDゲート45から取
り出し、これによつて入力ゲート回路27とクロ
ツク切換回路33を制御して画像信号Vを上述の
実施例の場合と同様にメインメモリブロツク28
A,28Bに書き込み記憶することができる。そ
してこの第6図のようなものであれば、バツフア
メモリを用いないので構成をより簡易にして安価
なものとすることができる。
なお、以上の実施例においてはメインメモリを
2分割して2つのメインメモリブロツクで構成す
る場合について述べたがさらに多数に分割しても
もちろんよくまた、記憶容量が不等分になるよう
に分割してもよいものである。
また本発明は上述したような伝送方式による静
止画像の受信装置以外にも画像信号をメモリに記
憶するような方式のものに広く用いることができ
る。
以上詳述したように本発明の静止画像受信装置
は、テレビジヨン信号の垂直帰線期間中に重畳し
て送られてくる静止画像用の画像信号を受信する
受信回路と、この画像信号を記憶蓄積するメモリ
と、このメモリから画像信号を読み出す静止画像
再生回路とを備え、上記メモリは全体の記憶容量
を分割しそれぞれ別々のチツプ又はパツケージに
分けた複数個のメモリブロツクにより構成して各
メモリブロツクに上記静止画像のそれぞれ異なる
部分の画像信号を記憶蓄積するようにし、上記静
止画像の最末尾の部分の画像信号を記憶するメモ
リブロツクの後端部の記憶位置にのみ新たに受信
した画像信号を順次書き込み、かつこの書き込み
時に各メモリブロツクの前端部の記憶位置に記憶
している画像信号を順次前の部分のメモリブロツ
クの後端部の記憶位置に転送して書き込むととも
に、上記複数個のメモリブロツクはその分割した
それぞれの記憶容量のビツト遂と上記書き込みお
よび転送する画像信号のビツト数との合計ビツト
数だけ毎フイールド当りクロツクして駆動するよ
うにし、上記それぞれの記憶容量のビツト数づつ
のクロツク時には上記複数個のメモリブロツクの
うち1メモリブロツクづつ順次クロツクした上記
書き込みおよび転送する画像信号のビツト数のク
ロツク時には上記複数個のメモリブロツクの全部
を同時にクロツクするようにしたことを特徴とす
るものであるので、それぞれのメモリブロツクの
駆動率を小さくして各メモリブロツクにおける消
費電力をその定格最大消費電力に比して小さいも
のとすることができ、寿命や信頼性の向上を図る
ことができ、しかもかかる状態においても静止画
像をロール表示するように受信することができる
ものである。
また、画像信号を1ライン分づつメモリブロツ
クに書き込みまた転送するようにし、メモリブロ
ツクの駆動切換用の切換信号を水平パルスを計数
することによつて発生するようにしたので、駆動
切換のための回路構成をきわめて簡単なものとす
ることができるものである。
さらに、複数個のメモリブロツクのうち、クロ
ツクして駆動しているものからのみ画像信号を読
み出すようにしたので、その他のメモリブロツク
から不要な画像信号を読み出したりすることがな
く、雑音信号のない高品質の静止画像を再生する
ことができるものである。
また、画像信号循環用と画像信号入力用のゲー
トをそれぞれのメモリブロツクの入力端子に設
け、このゲートを制御することによつて画像信号
の循環と書き込みおよび転送を行なうようにした
ので、ロール表示を行なうための画像信号の書き
込みおよび転送と循環とを容易に切換えることが
できる。
さらにまた、バツフアメモリを用いて新たな画
像信号を書き込む場合には表示期間以外であれば
任意の時期に画像信号の書き込みと転送を行なう
ことができて回路設計の自由性を大きくすること
ができ、また、新たな画像信号の像信と同時に書
き込みを行なう場合にはバツフアメモリ等を不要
にして回路を簡易なものとすることができるもの
である。
【図面の簡単な説明】
第1図A、B、C、Dは静止画像の伝送方式の
一例を説明するための静止画像の正面図および波
形図、第2図は静止画像の表示態様を示す正面
図、第3図は静止画像受信装置の基本的な構成の
ブロツク線図、第4図は本発明の一実施例におけ
る静止画像受信装置の要部の詳細なブロツク線
図、第5図A、B、C、D、E、Fは同装置の動
作を説明するための波形図、第6図は本発明の別
の実施例における静止画像受信装置の要部の詳細
なブロツク線図である。 1……受信回路、2……チユーナ、3……VIF
回路、4……映像検波回路、5……波形整形回
路、6……同期分離回路、7……水平発振回路、
8……垂直同期分離回路、9……抜取パルス発生
回路、10……41H目検出回路、11……ライン
番号カウンタ、12……副搬送波発振回路、13
……逓倍回路、14……分周回路、15……メモ
リクツク発生回路、16……受信クロツク発生回
路、17……番組指定回路、18……表示モード
指定回路、19……ゲート回路、20……入力ゲ
ート回路、21……番組コード信号抜取回路、2
2……ライン番号信号抜取回路、23……比較回
路、24……バツフアメモリ、25……ライン番
号比較回路、26……選択ゲート、27……転送
ゲート回路、28……メインメモリ、28A,2
8B……メインメモリブロツク、29……混合回
路、30……映像増幅回路、31……陰極線管、
32……切換信号発生回路、33……クロツク切
換回路、34……出力切換回路、35A,35B
……フリツプフロツプ、36A,36B,37
A,37B,38A,38B,40A,40B,
42A,42B,43A,43B,45……
ANDゲート、39A,39B,41,44A,
44B……ORゲート。

Claims (1)

  1. 【特許請求の範囲】 1 テレビジヨン信号の垂直帰線期間中に重畳し
    て送られてくる静止画像用の画像信号を受信する
    受信回路と、この画像信号を記憶蓄積するメモリ
    と、このメモリから画像信号を読み出す静止画像
    再生回路とを備え、上記メモリは全体の記憶容量
    を分割しそれぞれ別々のチツプ又はパツケージに
    分けた複数個のメモリブロツクにより構成して各
    メモリブロツクに上記静止画像のそれぞれ異なる
    部分の画像信号を記憶蓄積するようにし、上記静
    止画像の最末尾の部分の画像信号を記憶するメモ
    リブロツクの後端部の記憶位置にのみ新たに受信
    した画像信号を順次書き込み、この書込み時に各
    メモリブロツクの前端部の記憶位置に記憶してい
    る画像信号を順次次の部分のメモリブロツクの後
    端部の記憶位置に転送して書き込むようにすると
    ともに、上記複数個のメモリブロツクはその分割
    したそれぞれの記憶容量のビツト数と上記書き込
    みおよび転送する画像信号のビツト数との合計ビ
    ツト数だけ毎フイールド当りクロツクして駆動す
    るようにし、上記それぞれの記憶容量のビツト数
    づつのクロツク時には上記複数個のメモリブロツ
    クのうち1メモリブロツクづつ順次クロツクし上
    記書き込みおよび転送する画像信号のビツト数の
    クロツク時には上記複数個のメモリブロツクの全
    部を同時にクロツクするようにしたことを特徴と
    する静止画像受信装置。 2 上記画像信号を1ライン分づつ上記複数個の
    メモリブロツクの後端部の記憶位置に書き込みも
    しくは転送するようにし、かつ水平パルスを計数
    して上記静止画像の各分割部分を検出した切換信
    号を発生し、この切換信号により上記複数個のメ
    モリブロツクを順次切換えて駆動することを特徴
    とする特許請求の範囲第1項記載の静止画像受信
    装置。 3 上記複数個のメモリブロツクのうち駆動して
    いるメモリブロツクからの読み出し信号のみを再
    生用画像信号として取り出すことを特徴とする特
    許請求の範囲第1項記載の静止画像受信装置。 4 上記複数個のメモリブロツクのそれぞれの入
    力端子に画像信号を循環させるためのゲートと画
    像信号を入力するためのゲートとを設け、上記最
    末尾の部分のメモリブロツクには画像信号入力用
    のゲートを介して上記新たな画像信号を加え、そ
    の他のメモリブロツクには画像信号入力用のゲー
    トを介して前の部分のメモリブロツクからの読出
    画像信号を加え、上記画像信号の書き込みおよび
    転送を行なうときにこの画像信号入力用のゲート
    を導通させそれ以外のときに上記画像信号循環用
    のANDゲートを導通させることを特徴とする特
    許請求の範囲第1項記載の静止画像受信装置。 5 上記新たな画像信号を一時的に記憶するバツ
    フアメモリを備え、上記複数個のメモリブロツク
    からの画像信号の読み出し表示期間以外の任意の
    期間に上記新たな画像信号の書き込みと上記画像
    信号の転送とを行なうことを特徴とする特許請求
    の範囲第1項記載の静止画像受信装置。 6 上記新たな画像信号を受信するときに同時に
    上記新たな画像信号の書き込みと上記画像信号の
    転送とを行なうことを特徴とする特許請求の範囲
    第1項記載の静止画像受信装置。
JP1762576A 1976-02-19 1976-02-19 Static picture receiving device Granted JPS52100834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1762576A JPS52100834A (en) 1976-02-19 1976-02-19 Static picture receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1762576A JPS52100834A (en) 1976-02-19 1976-02-19 Static picture receiving device

Publications (2)

Publication Number Publication Date
JPS52100834A JPS52100834A (en) 1977-08-24
JPS6130467B2 true JPS6130467B2 (ja) 1986-07-14

Family

ID=11949039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1762576A Granted JPS52100834A (en) 1976-02-19 1976-02-19 Static picture receiving device

Country Status (1)

Country Link
JP (1) JPS52100834A (ja)

Also Published As

Publication number Publication date
JPS52100834A (en) 1977-08-24

Similar Documents

Publication Publication Date Title
US3396377A (en) Display data processor
US3996583A (en) System for processing data signals for insertion in television signals
EP0103982B1 (en) Display control device
US4768095A (en) Apparatus for processing image
NL8220288A (nl) Beeldzichtbaarmakingsinrichting.
US3757038A (en) Image analyzing apparatus
KR19990036087A (ko) 연결 리스트 구조 온스크린 디스플레이
US4471377A (en) Color information display apparatus
KR890005217B1 (ko) 문자 신호 발생 장치
US5309233A (en) Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period
JPS6130467B2 (ja)
JPS62181A (ja) 映像処理装置
JPS6130468B2 (ja)
KR930009177B1 (ko) 화상재생장치 및 방법
JP3464229B2 (ja) テレビジョン受信機におけるビデオ信号への制御機能の同期化方法およびその装置
JPS6160633B2 (ja)
JP2591262B2 (ja) 映像処理装置
JPS6222317B2 (ja)
JP2548017B2 (ja) 倍速変換装置
JP2616703B2 (ja) 画像信号表示方法及び表示装置
JPS6253833B2 (ja)
JPS6117196B2 (ja)
JPS6051828B2 (ja) テレビジヨン受像機
JPS586430B2 (ja) 文字放送受信装置
JPS6130469B2 (ja)