JPS6130114A - チユ−ナ−装置 - Google Patents
チユ−ナ−装置Info
- Publication number
- JPS6130114A JPS6130114A JP15164384A JP15164384A JPS6130114A JP S6130114 A JPS6130114 A JP S6130114A JP 15164384 A JP15164384 A JP 15164384A JP 15164384 A JP15164384 A JP 15164384A JP S6130114 A JPS6130114 A JP S6130114A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pin diode
- transistor
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受像機等に用いられるチューナ
ー装置に関する。
ー装置に関する。
従来例の構成とその問題点
第１図に従来例のチューナー装置を示して説明する。ア
ンテナに誘起された信号はバルンＬ１でインピーダンス
整合され、入力整合回路１を経由してトランジスタＱ１
のベースに供給される。通常動作時は端子Ａ、Ｂは短絡
され、直流電圧子Ｂは抵抗Ｒ２，Ｒ３で分割され、トラ
ンジスタＱ１のベースに印加される。このためトランジ
スタＱ１が導通して例えば２ｏαＢ増幅された出力が出
力整合トランスＴＩ、結合コンデンサＣ３を経由して、
入力同調回路３．高周波増幅回路４へと供給される。
ンテナに誘起された信号はバルンＬ１でインピーダンス
整合され、入力整合回路１を経由してトランジスタＱ１
のベースに供給される。通常動作時は端子Ａ、Ｂは短絡
され、直流電圧子Ｂは抵抗Ｒ２，Ｒ３で分割され、トラ
ンジスタＱ１のベースに印加される。このためトランジ
スタＱ１が導通して例えば２ｏαＢ増幅された出力が出
力整合トランスＴＩ、結合コンデンサＣ３を経由して、
入力同調回路３．高周波増幅回路４へと供給される。
次に、大入力が入力されてきた場合には、端子ム、Ｂを
開放してトランジスタＱ１をオフにする。
開放してトランジスタＱ１をオフにする。
これにより、アンテナに誘起された信号はバルンＬ１で
インピーダンス整合され、入力整合回路１゜負帰還抵抗
Ｒ１，コンデンサＣ１，出力整合トランスＴ１．結合コ
ンデンサＣ３を経由して、入力同調回路３．高周波増幅
回路４へと供給される。
インピーダンス整合され、入力整合回路１゜負帰還抵抗
Ｒ１，コンデンサＣ１，出力整合トランスＴ１．結合コ
ンデンサＣ３を経由して、入力同調回路３．高周波増幅
回路４へと供給される。
この時、負帰還抵抗Ｒ１は減衰器として働き混変調妨害
を除去することができる。
を除去することができる。
以上が従来の回路の基本動作であるが、大人力が入力さ
れた場合に混変調妨害を除去するためには、手動により
端子人、Ｂを開放しなければならないという欠点を生じ
るみ 発明の目的 本発明は、かかる従来の欠点を解消して、大入力時にお
ける混変調妨害を自動的に除去することのできる回路を
提供しようとするものである。
れた場合に混変調妨害を除去するためには、手動により
端子人、Ｂを開放しなければならないという欠点を生じ
るみ 発明の目的 本発明は、かかる従来の欠点を解消して、大入力時にお
ける混変調妨害を自動的に除去することのできる回路を
提供しようとするものである。
発明の構成
本発明においては、広帯域高周波増幅回路の入力整合回
路に直列にピンダイオードを接続し、前記ピンダイオー
ドに並列に抵抗とコンデンサとの直列回路を接続し、こ
のピンダイオードの一端に直流電圧を、他端にこのピン
ダイオードをオン・オフさせるための電圧を、それぞれ
印加するように構成したものである。
路に直列にピンダイオードを接続し、前記ピンダイオー
ドに並列に抵抗とコンデンサとの直列回路を接続し、こ
のピンダイオードの一端に直流電圧を、他端にこのピン
ダイオードをオン・オフさせるための電圧を、それぞれ
印加するように構成したものである。
このように構成することにより、弱電界においてはピン
ダイオードをオンにして抵抗を短絡させ、強電界におい
てはピンダイオードをオフにして抵抗を減衰器として働
かせることができ、大入力時の混変調妨害を除去するこ
とができるものである。
ダイオードをオンにして抵抗を短絡させ、強電界におい
てはピンダイオードをオフにして抵抗を減衰器として働
かせることができ、大入力時の混変調妨害を除去するこ
とができるものである。
実施例の説明
以下、本発明の一実施例のチューナー装置を、第２図を
用いて説明する。なお、第２図中、第１図の各部と同一
機能を持つ回路及び素子には同一番号を付しである。
用いて説明する。なお、第２図中、第１図の各部と同一
機能を持つ回路及び素子には同一番号を付しである。
また、第３図は第２図におけるトランジスタＱ２のベー
スに印加されるチューナーのＲＦＡｃｒＧ電圧特性を、
第４図はトランジスタＱ ２１ Ｑ ３で構成される回
路の入出力特性を示した図である。
スに印加されるチューナーのＲＦＡｃｒＧ電圧特性を、
第４図はトランジスタＱ ２１ Ｑ ３で構成される回
路の入出力特性を示した図である。
強電界入力時においては、トランジスタＱ２のベース入
力であるチ・ユーナーのＲＦＡＧＣ電圧が第３図に示す
如くａ点の電圧以上２例えば４．６Ｖ以上になった時に
トランジスタＱ２に抵抗Ｒｅ。
力であるチ・ユーナーのＲＦＡＧＣ電圧が第３図に示す
如くａ点の電圧以上２例えば４．６Ｖ以上になった時に
トランジスタＱ２に抵抗Ｒｅ。
トランジスタＱ２．抵抗Ｒ９の経路でコレクタ電流が流
れ、トランジスタＱ２のコレクタ電圧が下がる。それに
よって、トランジスタＱ３のベース電圧が下がり、トラ
ンジスタＱ３のコレクタ電流が減少し、正帰還作用によ
り、トランジスタＱ２のコレクタ電流は急激に増大し、
トランジスタＱ３のコレクタ電流が急激に減少して、つ
いにはトランジスタＱ２がオン、トランジスタＱ３がオ
フとなり、トランジスタＱ４．Ｑ５．Ｑｅもオフとなる
。
れ、トランジスタＱ２のコレクタ電圧が下がる。それに
よって、トランジスタＱ３のベース電圧が下がり、トラ
ンジスタＱ３のコレクタ電流が減少し、正帰還作用によ
り、トランジスタＱ２のコレクタ電流は急激に増大し、
トランジスタＱ３のコレクタ電流が急激に減少して、つ
いにはトランジスタＱ２がオン、トランジスタＱ３がオ
フとなり、トランジスタＱ４．Ｑ５．Ｑｅもオフとなる
。
一方、ピンダイオードＤ１のアノード側には常時直流電
圧子Ｂが印加されているが、ピンダイオードＤ１のカソ
ード側には電圧が印加されないため、ピンダイオードＤ
１はオフとなり並列に接続されている抵抗Ｒ５，コンデ
ンサＣ５を介して、バルンＬ１でインピーダンス整合さ
れた信号が次段のトランジスタＱ１のベースへと供給さ
れる。
圧子Ｂが印加されているが、ピンダイオードＤ１のカソ
ード側には電圧が印加されないため、ピンダイオードＤ
１はオフとなり並列に接続されている抵抗Ｒ５，コンデ
ンサＣ５を介して、バルンＬ１でインピーダンス整合さ
れた信号が次段のトランジスタＱ１のベースへと供給さ
れる。
この時、抵抗Ｒ５は例えば１０αＢの減衰器として働く
。これによって、混変調妨害を除去することができる。
。これによって、混変調妨害を除去することができる。
また弱電界入力時においては、トランジスタＱ２のベー
ス入力であるチューナーのＲＦＡＧＣ電圧が第３図に示
す如くｂ点の電圧以下２例えば鷹２．５ｖ以下になった
時にトランジスタＱ２のコレクタ電流が減少し、トラン
ジスタＱ２のコレクタ電圧が上がる。それによって、ト
ランジスタＱ３のベース電圧が上がりトランジスタＱ３
のコレクタ電流が流れ始め、正帰還作用により、トラン
ジスタＱ２のコレクタ電流は急激に減少し、トランジス
タＱ３のコレクタ電流が急激に増大して、ついにはトラ
ンジスタＱ２がオフ、トランジスタＱ３がオンとなる。
ス入力であるチューナーのＲＦＡＧＣ電圧が第３図に示
す如くｂ点の電圧以下２例えば鷹２．５ｖ以下になった
時にトランジスタＱ２のコレクタ電流が減少し、トラン
ジスタＱ２のコレクタ電圧が上がる。それによって、ト
ランジスタＱ３のベース電圧が上がりトランジスタＱ３
のコレクタ電流が流れ始め、正帰還作用により、トラン
ジスタＱ２のコレクタ電流は急激に減少し、トランジス
タＱ３のコレクタ電流が急激に増大して、ついにはトラ
ンジスタＱ２がオフ、トランジスタＱ３がオンとなる。
そのため、抵抗Ｒ１０に電圧降下が発生しトランジスタ
Ｑ４がオンとなり、抵抗Ｒ１１（ＤＭ、圧降下によりト
ランジスタＱ５のベースに電圧が印加されトランジスタ
Ｑ６がオンとなる。従って、トランジ芙タＱ５．抵抗Ｒ
１２，Ｒ１３の経路で電流が流れ、抵抗Ｒ１３の電圧降
下によりトランジスタＱ６がオンとなる。
Ｑ４がオンとなり、抵抗Ｒ１１（ＤＭ、圧降下によりト
ランジスタＱ５のベースに電圧が印加されトランジスタ
Ｑ６がオンとなる。従って、トランジ芙タＱ５．抵抗Ｒ
１２，Ｒ１３の経路で電流が流れ、抵抗Ｒ１３の電圧降
下によりトランジスタＱ６がオンとなる。
一方、ピンダイオードＤ１のアノード側には常時直流電
圧子Ｂが印加されているため、コイルＬ３、ピンダイオ
ードＤＩ、 コイルＬ４．抵抗Ｒ１Ｂ、トラ＞ジＸりＱ
６の経路で電流が流れ、ピンダイオードＤ１はオンとな
り、バルンＬ１でインピーダンス整合された信号は、そ
のまま次段のトランジスタＱ１のベースへと供給される
。
圧子Ｂが印加されているため、コイルＬ３、ピンダイオ
ードＤＩ、 コイルＬ４．抵抗Ｒ１Ｂ、トラ＞ジＸりＱ
６の経路で電流が流れ、ピンダイオードＤ１はオンとな
り、バルンＬ１でインピーダンス整合された信号は、そ
のまま次段のトランジスタＱ１のベースへと供給される
。
また、電界強度により変化するチューナーのＲＦＡＧＣ
電圧によるトランジスタＱ２１ Ｑ３でｍ成される回路
の動作は、第４図に示す如く本回路の持つヒステリシス
特性により、同−雷竿抽占ではオン・オフしない。従っ
て、トランジスタＱ ２１９３で構成される回路のオン
・オフ時のチャタリング現象は解消される。
電圧によるトランジスタＱ２１ Ｑ３でｍ成される回路
の動作は、第４図に示す如く本回路の持つヒステリシス
特性により、同−雷竿抽占ではオン・オフしない。従っ
て、トランジスタＱ ２１９３で構成される回路のオン
・オフ時のチャタリング現象は解消される。
発明の効果
以上のように、本発明によれば、広帯域高周波増幅回路
の入力整合回路に直列にピンダイオードを接続し、この
ピンダイオードに並列に抵抗とコンデンサを直列にして
接続することにより、強電界においてはピンダイオード
をオフし抵抗を減衰器として働かせ混変調妨害を防ぐこ
とができ、また弱電界においてはピンダイオードをオン
させるため、回路中に不安定要素がなく実用上極めて効
果的である。
の入力整合回路に直列にピンダイオードを接続し、この
ピンダイオードに並列に抵抗とコンデンサを直列にして
接続することにより、強電界においてはピンダイオード
をオフし抵抗を減衰器として働かせ混変調妨害を防ぐこ
とができ、また弱電界においてはピンダイオードをオン
させるため、回路中に不安定要素がなく実用上極めて効
果的である。
第１図は従来例におけるチューナー装置の回路図、第２
図は本発明の実施例におけるチューナー装置の回路図、
第３図はチューナーのＲＦＡＧＣ電圧の変化特性図、第
４図はトランジスタＱ ２＋９３で構成される回路の入
出力特性図である。 １・・・・・・入力整合回路、２・・・・・・広帯域高
周波増幅回路、３・・・・・・入力同調回路、４・・・
・・・高周波増幅面１．１）１・・・・・・ピンダイオ
ード、Ｒ５・・・・・・抵抗。
図は本発明の実施例におけるチューナー装置の回路図、
第３図はチューナーのＲＦＡＧＣ電圧の変化特性図、第
４図はトランジスタＱ ２＋９３で構成される回路の入
出力特性図である。 １・・・・・・入力整合回路、２・・・・・・広帯域高
周波増幅回路、３・・・・・・入力同調回路、４・・・
・・・高周波増幅面１．１）１・・・・・・ピンダイオ
ード、Ｒ５・・・・・・抵抗。
Claims (1)
- チューナーに広帯域高周波増幅回路を直接装着し、この
広帯域高周波増幅回路の入力整合回路に直列にピンダイ
オードを接続し、前記ピンダイオードに並列に抵抗とコ
ンデンサとの直列回路を接続し、前記ピンダイオードの
一端に直流電圧を、他端に前記ピンダイオードをオン・
オフさせるための電圧を、それぞれ印加するようにした
チューナー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15164384A JPS6130114A (ja) | 1984-07-20 | 1984-07-20 | チユ−ナ−装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15164384A JPS6130114A (ja) | 1984-07-20 | 1984-07-20 | チユ−ナ−装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130114A true JPS6130114A (ja) | 1986-02-12 |
Family
ID=15523039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15164384A Pending JPS6130114A (ja) | 1984-07-20 | 1984-07-20 | チユ−ナ−装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130114A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228152U (ja) * | 1988-08-11 | 1990-02-23 | ||
| JP2003529267A (ja) * | 2000-03-28 | 2003-09-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | アンテナ増幅器 |
-
1984
- 1984-07-20 JP JP15164384A patent/JPS6130114A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0228152U (ja) * | 1988-08-11 | 1990-02-23 | ||
| JP2003529267A (ja) * | 2000-03-28 | 2003-09-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | アンテナ増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6094514A (ja) | 利得制御高周波信号増幅回路 | |
| US4438529A (en) | TV Tuner circuit | |
| JPS6130114A (ja) | チユ−ナ−装置 | |
| US4243947A (en) | Radio frequency amplifier with gain control | |
| JPH0314818Y2 (ja) | ||
| EP1239586A1 (en) | High-frequency-signal switching circuit suppressing high-frequency-signal distortion | |
| US6188283B1 (en) | Amplifier and semiconductor device therefor | |
| US4087762A (en) | Cable equalization resonant amplifier circuit | |
| EP0232560A1 (en) | UHF amplifier-mixer circuit | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| JP3291736B2 (ja) | 高周波増幅装置 | |
| JPH0145768B2 (ja) | ||
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPH0537245A (ja) | 電子回路 | |
| JPH036040Y2 (ja) | ||
| JPH0250624A (ja) | 中間周波帯域切換装置 | |
| JP2633368B2 (ja) | マイクロ波集積回路 | |
| JPH02151109A (ja) | 半導体増幅回路 | |
| JP2679999B2 (ja) | Ａｇｃ回路 | |
| JPH0339927Y2 (ja) | ||
| JPH0434579Y2 (ja) | ||
| JPS6354005A (ja) | テレビジヨンチユ−ナの中間周波数増幅装置 | |
| JPH05291840A (ja) | 能動負荷回路 | |
| JPH0572764B2 (ja) | ||
| JPH07114329B2 (ja) | 負帰還増幅回路 |