JPS6130025B2 - - Google Patents
Info
- Publication number
- JPS6130025B2 JPS6130025B2 JP8385377A JP8385377A JPS6130025B2 JP S6130025 B2 JPS6130025 B2 JP S6130025B2 JP 8385377 A JP8385377 A JP 8385377A JP 8385377 A JP8385377 A JP 8385377A JP S6130025 B2 JPS6130025 B2 JP S6130025B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- metal
- masks
- vapor deposition
- vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 238000007740 vapor deposition Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 239000010408 film Substances 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000007738 vacuum evaporation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
本発明は金属製マスクを用いる真空蒸着法特に
微細加工を行う真空蒸着方法に関するものであ
る。
微細加工を行う真空蒸着方法に関するものであ
る。
従来板状の金属製マスクを用いた真空蒸着に際
し、微細パターンの蒸着を行う場合、蒸着に用い
るマスクの微細加工が困難で微細蒸着の実施は容
易でなかつた。
し、微細パターンの蒸着を行う場合、蒸着に用い
るマスクの微細加工が困難で微細蒸着の実施は容
易でなかつた。
すなわち、金属製マスクを実際の真空蒸着に用
いる場合には、取扱い上ならびに加わる熱による
マスクのたわみを生じないことが加工精度を向上
させるための一条件になる。そしてこの条件を満
足させるためにはマスクの厚さは少なくとも100
ミクロン以上でなければならない。しかるにホト
エツチング法を用いて金属製マスクに蒸着用のパ
ターンを形成する場合、厚さの20%程度のサイド
エツチングが起り、厚さが厚くなるほど加工精度
が悪くなる。したがつてその加工精度の限界はマ
スクの厚さによつて制約を受け、通常マスクの厚
さ以下の微細な加工を精度よく行うことが困難で
あつた。このため、従来、金属製マスクを用いた
真空蒸着法では、100μ以下の微細加工を精度よ
く形成したマスクはなく、100μ以下の蒸着パタ
ーンの正確な形成はできない現状であつた。
いる場合には、取扱い上ならびに加わる熱による
マスクのたわみを生じないことが加工精度を向上
させるための一条件になる。そしてこの条件を満
足させるためにはマスクの厚さは少なくとも100
ミクロン以上でなければならない。しかるにホト
エツチング法を用いて金属製マスクに蒸着用のパ
ターンを形成する場合、厚さの20%程度のサイド
エツチングが起り、厚さが厚くなるほど加工精度
が悪くなる。したがつてその加工精度の限界はマ
スクの厚さによつて制約を受け、通常マスクの厚
さ以下の微細な加工を精度よく行うことが困難で
あつた。このため、従来、金属製マスクを用いた
真空蒸着法では、100μ以下の微細加工を精度よ
く形成したマスクはなく、100μ以下の蒸着パタ
ーンの正確な形成はできない現状であつた。
ところで、金属製マスクの代わりに真空蒸着用
マスクとして金属製の細いワイヤを用い、狭い間
かくに架張して、その間隙を通して蒸着する方法
がある。しかしこの方法では、微細加工のための
ワイヤは極めて細い線が用いられるため、簡単に
切断をおこしやすく極めて取扱いが困難であつ
て、実用上不都合である。
マスクとして金属製の細いワイヤを用い、狭い間
かくに架張して、その間隙を通して蒸着する方法
がある。しかしこの方法では、微細加工のための
ワイヤは極めて細い線が用いられるため、簡単に
切断をおこしやすく極めて取扱いが困難であつ
て、実用上不都合である。
本発明は従来の斯様な欠点を解消し、多層蒸着
膜を精度よく、作業上も取扱いが問題とならずに
微細加工を行なう真空蒸着方法を提供するもので
ある。
膜を精度よく、作業上も取扱いが問題とならずに
微細加工を行なう真空蒸着方法を提供するもので
ある。
すなわち、本発明は複数の金属マスクを用い複
数の蒸着層を順次精度良く積層形成することを可
能とするもので、金属、絶縁物、半導体物質を蒸
着成することにより、トランジスタ等の能動素
子、容量、抵抗およびインダクタンスを容易に形
成する方法を提供するものである。
数の蒸着層を順次精度良く積層形成することを可
能とするもので、金属、絶縁物、半導体物質を蒸
着成することにより、トランジスタ等の能動素
子、容量、抵抗およびインダクタンスを容易に形
成する方法を提供するものである。
本発明はたとえば2枚の板状の金属製マスクを
重ねて設け、2枚のうち少なくとも1枚の金属製
マスクに蒸着パターンが描かれ、これらのマスク
を相対的に移動し、蒸着パターンの蒸着面積を変
更して、被蒸着物表面に、多層蒸着膜を真空蒸着
するものある。
重ねて設け、2枚のうち少なくとも1枚の金属製
マスクに蒸着パターンが描かれ、これらのマスク
を相対的に移動し、蒸着パターンの蒸着面積を変
更して、被蒸着物表面に、多層蒸着膜を真空蒸着
するものある。
本発明における金属製マスクは、従来の蒸着技
術で知られる金属板材料が用いられる。たとえば
タンタル、モリブデンあるいはステンレスなどの
耐熱性の材料などを用いることがよい。
術で知られる金属板材料が用いられる。たとえば
タンタル、モリブデンあるいはステンレスなどの
耐熱性の材料などを用いることがよい。
本発明には、板状の金属製マスクが用いられる
が、渋来金属製マスクの微細加工の限度が100ミ
クロン程度であるので、本発明は100ミクロン程
度の微細加工をした板状金属製マスクを2放重ね
合わせ、該2枚の金属製マスクの少なくとも1枚
を相対的に移動させた結果得られる100ミクロン
以下の微細加工も蒸着方法で行なうことである。
が、渋来金属製マスクの微細加工の限度が100ミ
クロン程度であるので、本発明は100ミクロン程
度の微細加工をした板状金属製マスクを2放重ね
合わせ、該2枚の金属製マスクの少なくとも1枚
を相対的に移動させた結果得られる100ミクロン
以下の微細加工も蒸着方法で行なうことである。
以下、本発明の実施例を図面とともに説明す
る。第1図は本発明の蒸着方法の概要を示すもの
で、セレン化カドミウムよりなる半導体膜を真空
蒸着する方法である。1は耐熱性金属であるモリ
ブデン板よるなる第1の蒸着用マスクでホトエツ
チング法によりたとえば縦横100μm×100μmの
微細パターンよりなる透孔2が形成されている。
ところでこのモリブデン板に巾100μ以下の微細
加工を施すと前述したようにサイドエツチングに
より精度の高い加工が困難であつた。したがつ
て、100μ程度のパターンが限界である。3は1
と同じくモリブデン板からなる第2の蒸着マスク
で第1のマスク1と同じ大きさの透孔部4が形成
されている。5は被蒸着物基物基板でたとえばパ
イレツクスガラスよりなる。これらはすべて、真
空蒸着装置(図示せず)内に設置され、基板5上
に設置されたマスク1,3の基板5と反対側に存
在している蒸着源(図示せず)からマスク1,3
の透孔部2,4を通してAlまたはAuよりなるた
とえば電極用の蒸着金属膜6を形成する(第1図
a)。この工程ではマスク1,2は透孔2,4が
重なるように重ね合わせ巾100μのパターンを有
する蒸着金属膜6が得られた。
る。第1図は本発明の蒸着方法の概要を示すもの
で、セレン化カドミウムよりなる半導体膜を真空
蒸着する方法である。1は耐熱性金属であるモリ
ブデン板よるなる第1の蒸着用マスクでホトエツ
チング法によりたとえば縦横100μm×100μmの
微細パターンよりなる透孔2が形成されている。
ところでこのモリブデン板に巾100μ以下の微細
加工を施すと前述したようにサイドエツチングに
より精度の高い加工が困難であつた。したがつ
て、100μ程度のパターンが限界である。3は1
と同じくモリブデン板からなる第2の蒸着マスク
で第1のマスク1と同じ大きさの透孔部4が形成
されている。5は被蒸着物基物基板でたとえばパ
イレツクスガラスよりなる。これらはすべて、真
空蒸着装置(図示せず)内に設置され、基板5上
に設置されたマスク1,3の基板5と反対側に存
在している蒸着源(図示せず)からマスク1,3
の透孔部2,4を通してAlまたはAuよりなるた
とえば電極用の蒸着金属膜6を形成する(第1図
a)。この工程ではマスク1,2は透孔2,4が
重なるように重ね合わせ巾100μのパターンを有
する蒸着金属膜6が得られた。
しかるのち、第1の蒸着マスク1を静止させた
状態で、第2の蒸着マスク3をマイクロメータを
用いて50μだけ相対的に矢印7の方向に移動さ
せ、透孔部2の半分約50μをマスク3にて覆つて
遮へいし、蒸着源からセレン化カドミウムを金属
膜上に蒸着させた。この結果第1図bに示すごと
く巾50μを有するセレン化カドミウム半導体着膜
8が精度よく得られた。なお、マイクロメータに
てマスク1,3は直接移動させてもよいし、間接
的に他の移動手段を介してもよい。
状態で、第2の蒸着マスク3をマイクロメータを
用いて50μだけ相対的に矢印7の方向に移動さ
せ、透孔部2の半分約50μをマスク3にて覆つて
遮へいし、蒸着源からセレン化カドミウムを金属
膜上に蒸着させた。この結果第1図bに示すごと
く巾50μを有するセレン化カドミウム半導体着膜
8が精度よく得られた。なお、マイクロメータに
てマスク1,3は直接移動させてもよいし、間接
的に他の移動手段を介してもよい。
つぎに第1図の方法を用いた本発明の第2の実
施例を第2図とともに説明する。本実施例は薄膜
の電界効果トランジスタを蒸着形成するものであ
る。まず第2図aに示すごとく巾100μのパター
ンを有する第1図と同様のマスク1,3を蒸着マ
スクとしてパイレツクスガラス基板5上に巾100
μのAlまたはAu等の金属よりなるドレイン電極
6bを形成する。そしてマスク1,3を50μ左の
方向に破線の位置までマイクロメータを用いて移
動して同様に巾100μのソース電極6aを形成す
る。
施例を第2図とともに説明する。本実施例は薄膜
の電界効果トランジスタを蒸着形成するものであ
る。まず第2図aに示すごとく巾100μのパター
ンを有する第1図と同様のマスク1,3を蒸着マ
スクとしてパイレツクスガラス基板5上に巾100
μのAlまたはAu等の金属よりなるドレイン電極
6bを形成する。そしてマスク1,3を50μ左の
方向に破線の位置までマイクロメータを用いて移
動して同様に巾100μのソース電極6aを形成す
る。
つぎにマスク1と2をともに移動し、かつ1と
2の位置を相対的にずらせてマスク1と2により
形成される透孔部10の巾を70μとし、かつこの
透孔部10の中心とソース、ドレイン電極間の中
心とほぼ一致させる。こうして、透孔部10を通
してCdSe,CdSあるいはPbS等の半導体薄膜を
蒸着し、ソース、ドレイン電極6a,6b間なら
びソース、ドレイン電極6a,6bの一部にまた
がつて半導体蒸着膜11を形成する(第2図
b)。
2の位置を相対的にずらせてマスク1と2により
形成される透孔部10の巾を70μとし、かつこの
透孔部10の中心とソース、ドレイン電極間の中
心とほぼ一致させる。こうして、透孔部10を通
してCdSe,CdSあるいはPbS等の半導体薄膜を
蒸着し、ソース、ドレイン電極6a,6b間なら
びソース、ドレイン電極6a,6bの一部にまた
がつて半導体蒸着膜11を形成する(第2図
b)。
次にマスク1と3を再び移動させ、マスク1,
3を巾90μの透孔部12が形成されるような位置
関係とする。そしてこの透孔部12よりAl2O3,
SiO,SiO2等の酸化物膜13を蒸着形成する(第
2図c)。この酸化膜13は半導体蒸着膜11上
を覆うもので、ゲート絶縁膜としても用いられ
る。
3を巾90μの透孔部12が形成されるような位置
関係とする。そしてこの透孔部12よりAl2O3,
SiO,SiO2等の酸化物膜13を蒸着形成する(第
2図c)。この酸化膜13は半導体蒸着膜11上
を覆うもので、ゲート絶縁膜としても用いられ
る。
しかるのち、最後にマスク1,2を相対的に移
動させ、同様に巾60μの透孔部14を形成し、こ
の透孔部14からソース、ドレイン電極6a,6
c間上の酸化物膜13上にAl,Au又はIn等の金
よりなるゲート電極15を形成する。この工程に
より第2図dに示す絶縁ゲート型電界効果トラン
ジスタが高精度に作成することができた。
動させ、同様に巾60μの透孔部14を形成し、こ
の透孔部14からソース、ドレイン電極6a,6
c間上の酸化物膜13上にAl,Au又はIn等の金
よりなるゲート電極15を形成する。この工程に
より第2図dに示す絶縁ゲート型電界効果トラン
ジスタが高精度に作成することができた。
このようにして作成された薄膜トランジスタは
液晶、EL、発光ダイオード等よりなるデイスプ
レイ装置の駆動用として用いることができる。
液晶、EL、発光ダイオード等よりなるデイスプ
レイ装置の駆動用として用いることができる。
つぎに、本発明の第3の実施例として第2図の
方法により作成されるトランジスタを用いたマト
リツクス型のフラツトデイスプレイを説明する。
第3図は、前述したマスク1,3と同様にモリブ
デン板上にホトエツチ工程により、縦×横にm×
n個の透孔部20を設けた第1のマスク1′と第
2のマスク3′をずらせて配置した状態を示す。
方法により作成されるトランジスタを用いたマト
リツクス型のフラツトデイスプレイを説明する。
第3図は、前述したマスク1,3と同様にモリブ
デン板上にホトエツチ工程により、縦×横にm×
n個の透孔部20を設けた第1のマスク1′と第
2のマスク3′をずらせて配置した状態を示す。
この金属製マスク1′,3′を用いて実施例2で
説明した操作を順次行なうことにより、被蒸着物
基板表面上に縦×横にm個×n個の電界効果型ト
ランジスタを同時に形成した。このようにしてm
個×n個のトランジスタの形成された被蒸着物基
板表面とたとえば透明基板間に液晶物質を充填
し、上記トランジスタをスイツチング素子として
使用したマトリツクス型のフラツトデイスプレイ
を実現することができる。
説明した操作を順次行なうことにより、被蒸着物
基板表面上に縦×横にm個×n個の電界効果型ト
ランジスタを同時に形成した。このようにしてm
個×n個のトランジスタの形成された被蒸着物基
板表面とたとえば透明基板間に液晶物質を充填
し、上記トランジスタをスイツチング素子として
使用したマトリツクス型のフラツトデイスプレイ
を実現することができる。
以上説明した如く本発明は、従来金属マスク蒸
着法では一般に100μ以下の微細加工が困難であ
つたにもかかわらず、数μ〜数十μの微細加工を
可能にするもので、微細蒸着膜形成に大きく寄与
するものである。更に本発明は、真空蒸着法によ
り安価にかつ大量にトランジスタ等の能動素子を
被蒸着物表面に形成する手段を提供するものであ
り工業上大きな利点となるものである。
着法では一般に100μ以下の微細加工が困難であ
つたにもかかわらず、数μ〜数十μの微細加工を
可能にするもので、微細蒸着膜形成に大きく寄与
するものである。更に本発明は、真空蒸着法によ
り安価にかつ大量にトランジスタ等の能動素子を
被蒸着物表面に形成する手段を提供するものであ
り工業上大きな利点となるものである。
第1図a,bは本発明の第1の実施例にかかる
真空蒸着法の概要工程図、第2図a〜dは本発明
の第2の実施例にかかる薄膜電界効果トランジス
タの製造工程図、第3図はフラツト型デイスプレ
イの製造に用いる本発明にかかる金属マスクの配
置状態図である。 1,1′……第1の金属製蒸着マスク、3,
3′……第2の金属製蒸着マスク、2,4,1
0,12,14……透孔部、6……蒸着金属膜、
6a,6b……ソース、ドレイン電極、8,11
……半導体蒸着膜、13……酸化物膜、15……
ゲート電極。
真空蒸着法の概要工程図、第2図a〜dは本発明
の第2の実施例にかかる薄膜電界効果トランジス
タの製造工程図、第3図はフラツト型デイスプレ
イの製造に用いる本発明にかかる金属マスクの配
置状態図である。 1,1′……第1の金属製蒸着マスク、3,
3′……第2の金属製蒸着マスク、2,4,1
0,12,14……透孔部、6……蒸着金属膜、
6a,6b……ソース、ドレイン電極、8,11
……半導体蒸着膜、13……酸化物膜、15……
ゲート電極。
Claims (1)
- 【特許請求の範囲】 1 蒸着パターンの形成された金属製の第1のマ
スクと金属製の第2のマスクとを重ねて被蒸着物
表面上に設置し、上記第1と第2のマスクにて形
成された第1のマスクパターンを通して第1の蒸
着膜を形成し、上記第1と第2のマスクを相対的
に移動させ、上記第1のパターンの面積を変更し
て第2のマスクパターンを形成し、この第2のマ
スクパターンを通して上記第1の蒸着膜に重なる
第2の蒸着膜を形成することを特徴とする蒸着方
法。 2 相対的に移動させる手段として、第1あるい
は第2のマスクに直接的もしくは間接的に接続さ
れたマイクロメータを用いたことを特徴とする特
許請求の範囲第1項に記載の蒸着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8385377A JPS5418671A (en) | 1977-07-12 | 1977-07-12 | Vapor deposit method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8385377A JPS5418671A (en) | 1977-07-12 | 1977-07-12 | Vapor deposit method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5418671A JPS5418671A (en) | 1979-02-10 |
| JPS6130025B2 true JPS6130025B2 (ja) | 1986-07-10 |
Family
ID=13814243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8385377A Granted JPS5418671A (en) | 1977-07-12 | 1977-07-12 | Vapor deposit method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5418671A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005517810A (ja) * | 2002-02-14 | 2005-06-16 | スリーエム イノベイティブ プロパティズ カンパニー | 回路製造用のインライン堆積法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61195701A (ja) * | 1985-02-27 | 1986-08-30 | Sumitomo Metal Ind Ltd | 縞付形鋼の圧延方法 |
| JP6137041B2 (ja) * | 2014-04-28 | 2017-05-31 | トヨタ自動車株式会社 | 表面に膜を有する部材を製造する方法 |
-
1977
- 1977-07-12 JP JP8385377A patent/JPS5418671A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005517810A (ja) * | 2002-02-14 | 2005-06-16 | スリーエム イノベイティブ プロパティズ カンパニー | 回路製造用のインライン堆積法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5418671A (en) | 1979-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03283539A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0580650B2 (ja) | ||
| JPS6130025B2 (ja) | ||
| JPS6273670A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPS6146068B2 (ja) | ||
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP2661163B2 (ja) | Tftパネル | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| JPH0488641A (ja) | 薄膜トランジスタの製造方法 | |
| JP2854025B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS58125087A (ja) | マトリツクス型液晶表示装置 | |
| JP2877363B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20010018074A (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| JPS60161672A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2752617B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0519831B2 (ja) | ||
| JPS61224362A (ja) | 薄膜トランジスタの製造方法 | |
| JP2513705B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPS60157259A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0417929Y2 (ja) | ||
| JPH08298325A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6014832B2 (ja) | 蒸着装置 |