JPS60157259A - 薄膜トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタ（Ｔ］ｌＩ’Ｔ）特に、チ
ャンネル長の短いＴＦ’Ｌ’とその製造方法に関する。

〔従来技術〕

アモ／Ｉ／７アスＳｉ（α−８ｉ）を主に用いたＴＦ’
ｌ’は、製造製置が低いため、安価かつ大面積の電子装
置、例えば液晶表示装置やイメージセンサへの応用が注
目されている。しかしながら、α−８１のキャリア移動
度は単結晶Ｓ１のそれに比し著しく低いため、α−８ｉ
ＴＰＴは高連動作、大電流駆動に問題がある。これを改
善する一方法としてＴＰＴのチャンネル長（Ｌ）を短く
することが挙げられるが、製造上困難がある。以下に第
１図に治って従来のＴＰＴの製造工程列を脱刷する。筒
１図（α）は、絶縁基板１０（ガラス、石英、セラミッ
クス、絶縁物コートしたｓｌや金属等〕の表面に第１及
び第２主電極領域であるソース、ドレイン電極１，２を
形成した断面である。ソース、ドレイン電極１，２は、
Ａ　Ｉ、　、　Ｏｒ　、　Ｍ　。

、　Ｗ　、　Ｔａ　、　Ｍ　ｇ等の金属や不純物を多量
に添加したα−８ｉ　（９ｊｌえば−（Ｌ−８ｉ）、こ
れらの多層膜が用いられ、通常フォトリソグラフィによ
って選択エッチでル成される。第１図Ｃｂ）は、α−８
１膜３を堆積、バター−ノブした断面である。・α−８
１膜３の堆積は通常、α−８ｉ：Ｈ合金になる様５ｉｌ
（、のプラズマＯＶＤ、光ＯＶＤ等で行なわれる。第１
図（ｏ）は、ゲート絶縁膜４を堆積した後、コンタクト
開孔を行なった断面である。ゲート絶縁膜４は、やはり
プラズマＯＶＤや光ＯＶＤ等で堆積した酸化硅素膜や窒
化硅素膜等が用いられる。第１図Ｃｄ）では、金属膜を
堆積してパターニングし、ゲート電極５．ソース・ドレ
イン配線２１．２２を行なった断面であり、ＴＩＩ′Ｔ
として完成する。以上のことから、チャンネル長りは、
第１［ｄ（α）に示したソース・ドレイン電極１，２の
パターニング時に定まる。チャンネル長りを短くするに
は、バターニング幅をその分小さくする必要があり、通
常の光露光法ではせいぜい１μ惧が限界で、それ以下は
電子ビーム露光法が適用される。しかしながら、α−８
ｉＴ］ＦＴの応用を考えるとき、大面積にわたって上述
の微細加工を歩留りよく行なうのは困難であり、加工最
少寸法または露光面積的に制限が生じる。第１図（ｄ）
の構造列だけでなく、ゲート電極がα−８１膜の下側に
有り、ソース・ドレイン電極がα−８ｉ膜の上にあるい
わゆる逆スターが構造ＴＰＴについても同様なことがい
える。

〔発明の目的〕

本発明は、微細加工技術を必ずしも必要としないでも、
短チャンネルＴ’ＦＴが容易に実現できる構造とその製
造方法を提供するものである。本発明において、チャン
ネル長は絶縁膜または高抵抗半導体膜等の高抵抗薄膜の
厚みな利用するので、制御性が良い長所を有し、チャン
ネルは平面方向に形成されるので製造が容易な利点をも
有している。

〔発明の構成〕

以下に図面を用いて本発明を詳述す・る。

第２図には、本発明による短チャンネルＴ１１’Ｔの製
造工程列に歯った断面が示されている。第２図（（Ｚ）
は、ガラス、石英、セラミックス、絶縁物コートされた
Ｓｌや金属等の絶縁物基板１０上に、第１導電膜１を島
状に形成した状態を示す。後述の様に、第１導電膜１の
厚みは少なく共チャンネル長より厚い必要がある。第２
図（ｈ）は、高抵抗薄膜６及び第２導電膜２を全表面に
堆積した状態を示す。高抵抗膜Ｗ＆６の厚みはチャンネ
ル長と等しく、さらに厳密にいえば、高抵抗薄膜６の第
１導電膜１の側面に堆積した厚みがチャンネル長に対応
する様に選ばれる。その結果、高抵抗薄膜６の厚みは第
１導電膜１の厚み（島状領域の高さ）より薄く選ばれ、
さらに望ましくは高抵抗薄膜６と第２導電膜２の合計の
厚みが第１導電膜１の厚み（島状領域の高さ）より薄く
選ばれる。第２図（Ｃ）は、全表面にレジストまたは塗
布酸化物等の塗布絶縁膜７をコートした状態を示す。要
は、第１導稙膜１による段差をほぼ平担化す名ことであ
る。第２図Ｃｄ）は、塗布絶縁膜７．第２導電膜２．高
抵抗膜ｍ６、さらに望ましくは第１導電膜１に対してほ
ぼ等しいエッチ速度で全面エッチした状態を示し、少な
く井筒１導電膜１が露厖した時点でエッチを停止してい
る。この状態で、はぼ同一表面上に高抵抗薄膜６を隔て
て第１゜第２導電膜が対向する構造が完成する。第１及
び第２導電膜１．２の一方をソース、他をドレイン電極
として使用するので、必要な配線等のパターニングを行
なって、次にα−８１膜３を堆積゛、エツチングする（
第２図（ｅ））。第２または第１導電膜２．１のバター
ニングの際、チャンネル長の長いＴＰＴ用のソース・ド
レイン電極の形成も行なえる。その後、少なくともゲー
ト絶縁膜４を堆積、コンタクトを開孔後、ゲート電極５
及びソース・ドレイン配線２１．２２を行なって、第２
図Ｃｆ）の如く完成する。

以上、本発明の一実施例を述べてきたが、第２図ＣＣ）
乃至（ｄ）の工程についてさらに詳述する。例えば第１
．第２導寛膜１，２としてｎα−８１膜、高抵抗薄膜６
として絶縁膜で窒化硅素膜、塗布絶縁膜７としてレジス
トを用いたとき、全面エッチはプラズマエッチや反応性
イオンエッチで行なえ、例えばｏ　ｐ４　＋　Ｏｚやｓ
ｙ、＋ａＩｒ、　＋ｏ、　。

のガスを用いる。一方、材料によってエッチ速度差の少
ないイオンエッチやスパッタエッチ等も適用できる。ま
た飼えば、第１尋を膜１１第２導電膜２として一α−８
１だけでなくＰ＋α−８１も、またそれらの金属との多
層膜、その他Ｍｏ、Ｗ。

Ｔａ　、Ｐｔ　、Ｐｃｔやそれらの硅化物が選択できる
。高抵抗薄膜６として酸化硅素膜、窒化硅素膜。

酸窒化硅素膜やポリイミド系の絶縁材料などや、高抵抗
α−８１膜、α−Ｇｏ膜やＧｅ　、Ｓｎ等を添加したα
−８１膜等の高抵抗半導体薄膜が単層もしくは複合層と
して用いられる。塗布絶縁膜７としてはレジスト材料や
ポリイミド系材料の他に塗布酸化膜等を用いることがで
きる。

〔実施例〕 第３図には、本発明による一構造しリを示した。

ｉｉ主電極領域１は外α−８１膜１１と金属膜１０１に
よる第１導電膜と、絶縁膜１６から成る島状領域となっ
ている。高抵抗薄膜６は遮光性高抵抗半導体薄膜６１と
絶縁膜６２とから成る。第２主電極領域２は、％“α−
８１膜１２と金属膜１０２とから成っている。この列で
、遮光性高抵抗半導体薄膜６１は、基板１０側からの光
を遮断しＴＩＦ’ｌ特性の光変化を抑えるために有効で
あり、α−８ｉ膜３よりバンドギャップの小さい材料が
望ましい。そのため高抵抗半導体薄膜６１として、α−
８１膜やα−Ｇｅ膜、Ｇｅやｓ　、ｎ等を添加したα−
８１膜が用いられるが、要はこれらに限らず遮光性を有
する絶縁膜や高抵抗膜を適用できる。第１．第２主電極
領域１．２の聾α−８１膜１１．１２は、Ｔ’ＦＴを外
チャンネルとして働かすのに有効で、金属膜１０１，１
０２は配線の低抵抗化及びα−８１膜３への遮光膜の一
部としても有効である。絶縁膜１６は、第１主電極領域
１の島状領域としての高さをかせぐのに有効であり、酸
化硅素膜や窒化硅素膜が用いられる他に、必要に応じて
は高抵抗半導体薄膜も用いられる。

〔実施列〕

第４図には本発明による他の実１ＩＹｉ列が示されてい
る。第４図（α）は、基板１０上に絶縁膜１６、第１導
電膜１である金属１０１とＪα−８１膜１１から成る島
状領域である第１主電極領域１を形成した断面を示す。

−ａ−８ｉ　膜１１はＴＰＴのソースまたはドレイン電
極として働き、金属１０１は配線の一部としての役目を
有する。第４図（ｂ）の状態は、全表面に高抵抗薄膜６
．ｔ＆　α−８１膜１２と金属１０２から成る第２導’
ｔｉＮｋ２を堆積後、塗布絶縁膜７をコートしたもので
ある。

この列では、高抵抗薄膜６及び外　α−８１膜１２、金
属１０２の合計厚みは、絶縁膜１６及び金属１０１、％
＋ａ−８１膜１１の合膜厚１より薄く選ばれている。そ
の後、全表面から前述の平担化エツチングによって％”
ＣＬ−８ｉ膜１１が露出し、かつなくならない程度まで
エツチングする（第４図Ｃ０））。残った。塗布絶線膜
７は必要に応じ除去する。このｔｔ＋では、外　α−８
１膜１１．１２が高抵抗薄膜６を隔てて対向する。さら
に、第１．第２導電膜１，２のバターニング後、α−５
１１１１堆積、エッチして、ゲート絶縁膜４．ゲー十電
極５、配線２１．２２を形成して完成する。

第５図には、透明基板１０を用いソース・ドレイン電極
の一部として静α−８ｉ（またはＰ＋α−８ｉ　）膜を
形成する場合の他の実施列が示されている。第５図（α
）は、第２図と同様な方法で高抵抗薄膜６（透明絶縁膜
ンを隔てて対向する金属膜１０１，１０２を形成したも
のである。第５図Ｃｂ）は、その後全面に＠　”　ａ　
−８１膜を堆積し、ポジレジストをコートした後、裏側
から光照射してセルファライン的に外　α−８１朕１１
，１２を金属膜１０１，１０２上に残したものである。

これは、金属膜１０１，１０２を第５図（α）後パター
ニングした後行なうことができる。以下は、前述の例と
同様にＴＰＴを製作するわけであるがＳ％＋α−８１膜
１１．１２はソース−ドレイン電極として働き、Ｔ’Ｆ
’ｌ特性向上に役立つ。

以上、本発明においては平担化エッチを第１主電極領域
１の第１導電膜が露出′するまで第２導電膜２及び高抵
抗薄膜６を除去することを述べたが、高抵抗薄膜６がａ
　−Ｓ　ｉ膜の如く半導体膜の場合は必ずしも必要ない
。この場合、第２導電膜２のみを除去することによって
も行なえる。

〔発明の効果〕

以上の様に本発明によれば、列えば１μｍ以下の微細バ
ターニングを必要とせずに、高抵抗薄膜６の厚みを制御
してほぼそれに比例する形で短チャンネル化が行なえる
ので、製造装置的にも歩留り的にも有利である。高抵抗
薄膜６の堆積においては、厚みの再現性、精度が良いの
で、チャンネル長の制御性は良い。第１主電極領域１を
島状領域に形成する場合、垂直な側面もしくはなだらか
な側面のどちらにおいても本発明は適用され、特になだ
らかな側面のときはチャンネル長は高抵抗薄膜６の厚み
Ｘ（ｓｉｎα）−１（αは基板と第１主電極領域１の側
面のなす平均角度）となる。より厳密にいえば、高抵抗
薄膜６の島状領域側面の厚みにチャンネル長は比例する
。高抵抗薄膜６として半導体薄膜３よりもバンドギャッ
プの等しいか小さい高抵抗半導体薄膜を少なく共その一
部に使用すれば、特に基板１０が透明なとき下側からの
光の遮光は容易になる。

同一基板上に、チャンネル長の長いＴＰＴも混載させる
場合には、第２図の例で述べた様に特別の工程は増やす
ことなく、第２主電極領域（第２導’ＫＭ）２のバター
ニング時に行なえる利点も有する。

本発明について、Ｇ−８ｉＴＰＴを中心に列を述べてき
たが、半導体薄膜としてα−８１だけでなく多結晶膜や
ビームアニールによる結晶化半導体薄膜にも適用される
。さらに、Ｓｉに限らず他の半導体薄膜材料についても
同様である。

本発明により、高速動作可能なＴＰＴが容易に得られる
ので、’［’ＦＴの応用範囲を大きく拡げ、その工業的
意義は極めて大きい。

【図面の簡単な説明】

第１図（α）〜Ｃｄ）は従来の’ＩＦＴ製造工程しｕに
沿った断面図、第２図（α）〜（１）は本発明によるＴ
ＰＴの製造工程と構造を説明するための断面図、第３図
は本発明によるＴＰＴ構造ｆｌＪ。 第４図（αン〜Ｃｄ）及び第５図（α）〜Ｃｂ）は本発
明によるＴＩＩ’Ｔの他の製造工程列に沿った断面図で
ある。 １・・・・・・・・・第１主電極領域 ２・・・・・・・・・第２主電極領域（第２導電膜）６
・・・・・・・・・α−８１膜 ４・・・・・・・・・ゲート絶縁膜 ５・・・・・・・・・ゲー十′或極 ６・・・・・・・・・高抵抗薄膜 １０・・・・・・基・板 以上 第１図 第２図 ？搾

Claims (1)

1. 【特許請求の範囲】 （１）　少なく共表面が絶縁物である基板と、該基板上
   に島状領域に形成された少なく共最上層が導電膜である
   第１主電極領域と、少なく井筒１主電極領域の側面及び
   前記基板上に延在し、前記島状の第１主電極領域の高さ
   より薄い厚みを有する高抵抗薄膜と、第１主電極領域の
   側面に前記高抵抗薄膜をはさんで対向し、かつ前記高抵
   抗薄膜上に延在した第２主電極領域と、前記第１及び第
   ２主電極領域に接し、かつ前記高抵抗膜上に形成された
   半導体薄膜と、前記半導体薄膜上に形成されたゲート絶
   縁膜及びゲート電極とから成り、チャンネル長が前記高
   抵抗薄膜の厚みできめられたことを特徴とする薄膜トラ
   ンジスタ。 （２）前記高抵抗薄膜の少なく共一部が絶縁膜であるこ
   とを特徴とする特許請求の範囲第１項記載の薄膜トラン
   ジスタ。 （８）　前記高抵抗薄膜の少なく共一部が第２の高抵抗
   半導体薄膜であることを特徴とする特許請求の範囲第１
   項もしくは第２項記載の薄膜トランジスタ。 （４）　前記第２の高抵抗半導体薄膜が、前記半導体薄
   膜よりもバンドギャップの小さい材料であることを特徴
   とする特許請求の範囲第３項記載の薄膜トランジスタ。 （５）　少なく共表面が絶縁物で基板上に少なく共最上
   層が第１導電膜である島状領域を形成する第１工程と、
   前記島状領域の高さよりも薄い厚みを有する高抵抗薄膜
   を全、表面に堆積する第２工程と、第２導電膜を全表面
   に堆積する第５工程と、全表面に塗布絶縁膜を塗布しほ
   ぼ平担な表面を得る第４工程と、少なく共前記塗布絶縁
   膜、前記第２導電膜、前記高抵抗薄膜に対してほぼ等し
   い速匿のエツチングを少なく共前記第１４電膜がＭ出す
   るまで全表面に施し、はぼ同一表面上に第１導電膜と第
   ２導電膜及び前記第１及び第２導電膜にはさまれた前記
   高抵抗薄膜を露出する第５工程と、半導体薄膜を前記第
   １及び第２導電膜に接して露出する前記高抵抗薄膜上に
   形成し、前記半導体薄膜上にゲート絶縁膜、ゲート電極
   を形成、前記第１及び第２４電膜を第１主電極及び嵩２
   主電極となす第６エ程とより成る薄膜トランジスタの製
   造方法。 （６）前記第２及び第３工程において、前記高抵抗薄膜
   と第２導電膜の合計の厚みが前記島状領域の高さ以下で
   あることを特徴とする特許請求の範囲第５項記載の薄膜
   トランジスタの製造方法。