JPS61296840A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信回線間のデータ通信を制御する通信制御装
置に関するものである。

〔従来の技術〕

第２図は従来技術による通信制御装置を示す。

図中、（Ｌｌ）は構内回線を示し、又、（Ｌ２）は公衆
回線を示す。以下の説明では上記構内回線（Ｌｌ）を送
信側回線とし、一方、公衆回線（Ｌ２）を受信側回線と
する。然るに、これら両回線（Ｌｌ）、　　（Ｌ２）は
それぞれ固有のタイミング信号（以下、クロック信号と
いう）を有する独立同期回線とし、これら両独立同期回
線は、それぞれ上記クロック信号により動作が制御され
るようになっているとする。

又、図中、１は上記構内回線（Ｌｌ）側に設けられたラ
イントライバ／レシーバで、該ライントライバ／レシー
バ１は上記構内回線（Ｌｌ）が送出したシリアルデータ
をＴＴＬレベルに信号変換するようになっている。又、
２は上記シリアルデータをパラレルデータに変換するシ
リアルコミュニケーションコントローラ（以下、ＳＣＣ
という）を示す。ここで、該５ＣＣ２は、上記構内回線
（Ｌｌ）側のクロック信号により上記シリアルデータを
パラレルデータに変換するようになっている。

３はＤＭＡコントローラで、該ＤＭＡコントローラ３は
、マイクロプロセッサ４に制御されて、上記パラレルデ
ータをメモリ　（ＲＡＭ）５に一時記憶するようになっ
ている。該メモリ５に一時記憶されたデータはメモリ　
（ＲＯＭ）６に予め格納されている処理プログラムによ
ってデータ解析等が行なわれる。

一方、７は上記公衆回線（Ｌ２）側に設けられたシリア
ルコミユニケージ目ンコントローラ（ＳＣＣ）で、該Ｓ
ＣＣ７は上記メモリ５に記憶されているパラレルデータ
をシリアルデータに変換するようになっている。この場
合、該パラレルデータは、上記公衆回線（Ｌ２）側のク
ロック信号に基づき上記５ＣＣ７に読込まれるようにな
づている。

又、８はライントライバ／レシーバで、該ライントライ
バ／レシーバ８は上記５ＣＣ７からシリアルデータを入
力し、且つ該シリアルデータの信号レベルを変換した後
、上記公衆回線（Ｌ２）側に出力するようになっている
。

なお、構内回線（Ｌｌ）側の５ＣＣ２に与えられるクロ
ック信号は該構内回線（Ｌｌ）側から供給され、一方、
公衆回線（Ｌ２）側の５ＣＣ７に与えられるクロック信
号は該公衆回線（Ｌ２）側から供給される。又、９はパ
ラメータ設定パネル（ＰＰＩ）で、該パラメータ設定パ
ネル（ＰＰＩ）９により所定のパラメータが設定される
。

而して、上記５ＣＣ２，７、マイクロプロセッサ４、Ｄ
ＭＡコントローラ３、メモリ５，６、パラメータ設定パ
ネル９によりデータ処理系１０が構成され、当該データ
処理系１０は構内回線（Ｌｌ）から送出されたデータを
メモリ５に一時記憶した後、当該データを公衆回線（Ｌ
２）のクロック信号に基づき該公衆回線（Ｌ２）に送出
することになる。上記データ処理系１０とライントライ
バ／レシーバ１，８により通信制御装置（Ｓ）が構成さ
れる。

又、第３図は、上述した通信制御装置（Ｓ）。

（Ｓ）、構内回線（ＬＬ）、　　（Ｌｌ）　、公衆回線
（Ｌ２）により２種のコンピュータ（ＴＩ）。

（Ｔ２）を接続した適用例を示す。

〔発明が解決しようとする問題点〕

しかしながら、かかる従来技術による通信制御装置には
、次の問題点がある。

叩ち、構内回線（Ｌｌ）側から送出されたデータはメモ
リ５に一時記憶された後、公衆回線（Ｌ２）に送出され
るため、当該データは該メモリ５に記憶される時間だけ
受信が遅れることになり、その結果、データの送受信が
効率良く行なわれないという問題点がある。

かかる問題点は、調歩同期回線と独立同期回線との間で
、データの送受信を行なう際にも当てはまる。

従って、本発明の目的は、調歩同期回線と独立同期回線
との間において、データの送受信を短時間で、効率良く
行なえるようにした通信制御装置を提Ａ共するにある。

〔問題点を解決するための手段〕

本発明は、送信側回線から送信されたデータをメモリに
一時記憶した後、当該データを受信側回線のタイミング
信号に基づき該受信側回線に送出するデータ処理系と、
データを送受信する際、独立同期回線と調歩同期回線と
の間で同期変換を行なう同期変換手段と、選択手段とか
ら構成したものである。

〔作用〕

独立同期回線と調歩同期回線との間でデータの送受信を
行なう際、選択手段は、データ処理系又は同期変換手段
のいずれか一方を選択して送受信を制御する。

〔実施例〕

以下に、本発明の実施例を第１図に基づき説明する。な
お、従来技術と同一構成要素には同一符号を付して説明
を省略するものとする。

然るに、２１は同期変換手段で、該同期変換手段２１は
データ処理系１０に対し並列的に設けられている。

２２は構内回線（Ｌｌ）側に設けられた第１選択手段で
、該第１選択手段２２は上記構内回線（Ｌｌ）が送信側
になるときに作動して、上記データ処理系１０．又は同
期変換手段２１のいずれか一方を選択して、構内回線（
Ｌｌ）に接続するようになっている。この場合、公衆回
線（Ｌ２）側に設けられた第２選択手段２３は上記第１
選択手段２２に追従し、該第１選択手段２２が選択した
上記データ処理系１０．又は同期変換手段２１を公衆回
線（Ｌ２）に接続するようになっている。

一方、公衆回線（Ｌ２）が送信側になるときには、上記
第２選択手段２３がデータ処理系１０．又は、同期変換
手段２１を該公衆回線（Ｌ２）に接続し、且つ上記第１
選択手段２２が上記第２選択手段２３により選択された
データ処理系１０．又は同期変換手段２１を構内回線（
Ｌｌ）に接続するようになっている。

次に、上記同期変換手段２１について詳述する。

上記同期変換手段２１は、構内回線（Ｌｌ）が送信側に
なるときに作動する第１同期変換部２４と、公衆回線（
Ｌ２）が送信側になるときに作動する第２同期変換部２
５とから構成されている。

ここで、上記第１同期変換部２４は上記構内回線（Ｌｌ
）が調歩同期回線で、且つ上記公衆回線（Ｌ２）が独立
同期回線の場合に使用されるもので、調歩同期を独立同
期に変換するようになっている。又、上記第２同期変換
部２５は、上記公衆回線（Ｌ２）が独立同期回線で、且
つ上記構内回線（Ｌｌ）が調歩同期回線の場合に使用さ
れるもので、独立同期を調歩同期に変換するようになっ
ている。なお、上記第１同期変換部２４．第２同限変換
部２５の内部構成については従来、調歩同期独立同期変
換、独立同期調歩同期変換に用いられているものと同様
であるので、説明は省略する。

本発明に係る通信制御装置は以上のように構成されるが
、次に、構内回線から公衆回線へデータが送信される場
合の作用について説明する。

先ず、構内回線（Ｌｌ）及び公衆回線（Ｌ２）の両者が
独立同期回線の場合、上記第１選択手段２２はデータ処
理系１０を選択し、その結果、第１、第２選択手段２１
．２２は該データ処理系１０を構内回線（Ｌｌ）及び公
衆回線（Ｌ２）に接続する。

これにより、データの送受信は、従来技術と同様に上記
データ処理系１０により制御される。

次に、構内回線（Ｌｌ）が調歩同期回線で、公衆回線（
Ｌ２）が独立同期回線で、且つデータの送受信を短時間
で効率良く行なう必要が生じたとする。

この場合は、上記第１選択手段２２は、同期変換手段２
１を選択し、その結果、第１．第２選択手段２２．２３
は該同期変換手段２１を構内回線（Ｌｌ）及び公衆回線
（Ｌ２）−に接続する。この場合は、構内回線（Ｌｌ）
からのデータは上記同期変換手段２１の第１同期変換部
２４を介して、公衆回線（Ｌ２）（１１１に送出される
。

なお、公衆回線（Ｌ２）が送信側となり、構内回線（Ｌ
ｌ）が受信側となる場合については、データは同期変換
手段２１の第２同期変換部２５を介して送信される。又
、上記同期変換手段２１の第１同期変換部２４を独立同
期を調歩同期に変換するものに交換すれば、構内回線（
Ｌｌ）として独立同期回線を選択し、且つ公衆回線（Ｌ
２）として調歩同期回線を選択できる。又、上記同期変
換手段２１の第２間期変換部２５を調歩同期を独立同期
に変換するものに交換すれば、公衆回線（Ｌ２）として
調歩同期回線を選択し、且つ構内回線（Ｌｌ）として独
立同期回線を選択できる。

而して、本発明においては、構内回線（ＬＬ＞。

公衆回線（Ｌ２）が、独立同期回線、調歩同期回線の場
合、データはデータ処理系１０を介することな（、同期
変換手段２１を介して速やかに送受信されるため、当該
送受信が短時間で効率良く行なえる。

〔発明の効果〕

以上説明したように本発明に係る通信制御装置は、送信
側回線から送信されたデータをメモリに一時記憶した後
、当該データを受信側回線のタイミング信号に基づき該
受信側回線に送出するデー夕処理系と、データを送受信
する際、独立同期回線と調歩同期回線との間で同期変換
を行なう同期変換手段と、上記データ処理系、又は、同
期変換手段のいずれか１つを選択して送受信を制御する
選択手段とから構成したので、独立同期回線と調歩同期
回線との間においてデータの送受信を行なう際、当該送
受信は上記同期変換手段を介して短時間で効率良く行な
うことができる。

【図面の簡単な説明】

第１図は本発明に係る通信制御装置の構成図、第２図は
従来技術による通信制御装置の構成図、第３図は従来技
術による通信制御装置の適用例を示す概略構成図である
。 ５・・・・・・メモリ、１０・・・・・・データ処理系
、２１・・・・・・同期変換手段、２２．２３・・・・
・・選択手段。

Claims (1)

【特許請求の範囲】
1. それぞれ固有のタイミング信号に同期してデータを送受
   信する２つの独立同期回線間、或いは、独立同期回線と
   調歩同期回線との間に設けられ、これら回線間で行なわ
   れるデータの送受信を制御する通信制御装置であって、
   送信側回線から送信されたデータをメモリに一時記憶し
   た後、当該データを受信側回線のタイミング信号に基づ
   き該受信側回線に送出するデータ処理系と、データを送
   受信する際、独立同期回線と調歩同期回線との間で同期
   変換を行なう同期変換手段と、選択手段とから構成され
   、上記選択手段は、上記データ処理系、又は同期変換手
   段のいずれか一方を選択してデータの送受信を制御する
   ようにしたことを特徴とする通信制御装置。