JPS61290750A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61290750A
JPS61290750A JP13333485A JP13333485A JPS61290750A JP S61290750 A JPS61290750 A JP S61290750A JP 13333485 A JP13333485 A JP 13333485A JP 13333485 A JP13333485 A JP 13333485A JP S61290750 A JPS61290750 A JP S61290750A
Authority
JP
Japan
Prior art keywords
circuit elements
semiconductor
semiconductor chips
main surface
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13333485A
Other languages
English (en)
Inventor
Toshiyuki Tanigawa
谷川 俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13333485A priority Critical patent/JPS61290750A/ja
Publication of JPS61290750A publication Critical patent/JPS61290750A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に半導体チップの実装
密度向上のための改良構造に係るものである。
〔従来の技術〕
従来例によるこの種の半導体チップの側面および斜面構
成の概要を第3図および第4図に示しである。すなわち
、これらの各図において、半導体装置を構成する個々の
半導体チップ11は、例えば半導体集積回路素子であり
、一般的にその一方の主面!2には、素子形成がなされ
ておらず、他方の主面13に、必要とされる回路素子を
形成して、いわゆる、パッケージ化をなしたものである
〔発明が解決しようとする問題点〕
しかしながら、従来例による半導体チップにおいては、
前記のように構成されているので、情々のチップ面にさ
らに回路素子を追加形成したい場合には、必ず追加素子
形成に必要な面積分に相当するだけ、同半導体チップ自
体を大キくシなければならず、このため、必然的にパッ
ケージ化されたのちの半導体チップの大きさが増加して
、全体形状もさらに大きくなり、結果的には実装密度が
低下するという問題点があった。
この発明は前記のような従来の問題点を解消するために
なされたものであって、特に実装に必要な面積分を拡大
させずに、より多くの回路素子構成を含んだ半導体チッ
プ、ひいては半導体装置を得ることを目的とする。
〔問題点を解決するための手段〕
前記目的を達成するために、この発明に係る半導体装置
は、複数個の半導体チップをして1回路素子の形成され
ていない主面側で、相互に対向させてパッケージ化した
ものである。
〔作   用〕
従って、この発明では、複数個の半導体チップを、回路
素子の形成されていない主面側で、相互に対向させてパ
ッケージ化し、これを1個のパッケージに収めることに
より、従来のような複数個の半導体チップを1個づ一パ
ッケージ化して実装する場合に比較して、その実装密度
を充分に向上し得るのである。
〔実 施 例〕
以下、この発明に係る半導体装置の一実施例につき、第
1図および第2図を参照して詳細に説明する。
第1図および第2図はこの実施例装置を適用した半導体
チップの側面および斜面構成の概要を第3図および第4
図従来例装置に対応して示したもので、これらの各図中
、同一符号は同一または相当部分を示している。
この実施例装置においては、複数個の各半導体チップ、
こ−では2個の半導体チップ11.11を、回路素子の
形成されていない主面12.12側で、それぞれ相互に
対向させてパッケージ化したものである。
すなわち、この実施例装置でのパッケージ構成によれば
、従来、このように2個の半導体チップの場合には1個
々別々による2個のパッケージ構成としなければならな
かったのに、これを 1個のパッケージ内に収めること
ができ、これによって実装密度の向上を図り得るのであ
る。
なお、前記実施例装置においては、個々の半導体チップ
を、回路素子の形成されていない主面側側で、直接、そ
れぞれ相互に対向させているが、いわゆるグイポンド後
、あるいはワイヤポンド後に対向させてパッケージ化し
ても良く、また適用対象チップとしては、回路素子の形
成されていない主面と同形成されている主面とを有する
ものであれば、どのような立体形状のものであっても良
いことは勿論である。
〔発明の効果〕
以上詳述したようにこの発明装置によれば1個々の半導
体チップをパッケージ化する場合にあって、複数個の半
導体チップを、それぞれに回路素子の形成されていない
主面側で、相互に対向させてパッケージ化し、これを1
個のパッケージに収めるように構成したので、従来例装
置に比較するとき、相対的に占有面積を低下、ひいては
実装密度を格段に向上させ得るという特長を有するもの
である。
【図面の簡単な説明】
第1図および第2図はこの発明に係る半導体装置の一実
施例を適用した半導体チップの概要を示す側面図および
斜面図であり、また第3図および第4図は同上従来例装
置による半導体チップの概要を示す側面図および斜面図
である。 11・・・・半導体チップ、12・・・・同上チップの
回路素子が形成されていない主面側、13・・・・同上
チップの回路素子が形成されている主面側。 代理人  大  岩  増  雄 第1図    第2図 第3図    第4図

Claims (1)

    【特許請求の範囲】
  1. 複数個の半導体チップを、回路素子の形成されていない
    主面側で、相互に対向させてパッケージ化したことを特
    徴とする半導体装置。
JP13333485A 1985-06-19 1985-06-19 半導体装置 Pending JPS61290750A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13333485A JPS61290750A (ja) 1985-06-19 1985-06-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13333485A JPS61290750A (ja) 1985-06-19 1985-06-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS61290750A true JPS61290750A (ja) 1986-12-20

Family

ID=15102288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13333485A Pending JPS61290750A (ja) 1985-06-19 1985-06-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS61290750A (ja)

Similar Documents

Publication Publication Date Title
JPH0727927B2 (ja) テープキャリア
JPS61290750A (ja) 半導体装置
KR950021455A (ko) 수지 봉지형 반도체 장치
JPH04142073A (ja) 半導体装置
JPH01220837A (ja) 半導体集積回路装置
JPS63208252A (ja) 半導体装置用パツケ−ジ
KR100273981B1 (ko) 반도체 장치용 패키지
JPS6334960A (ja) 半導体装置用サ−デイツプ型パツケ−ジ
JPS607152A (ja) 半導体装置
JPH02280359A (ja) 半導体装置
KR0137068B1 (ko) 리드 프레임
KR940008023A (ko) 집적 회로 디바이스의 전기적 잡음을 감소시키기 위한 구조물 및 이의 감소 방법
JPH01318259A (ja) 混成集積回路装置
JPS63198340A (ja) Lsiチツプ
JPH01238152A (ja) 半導体装置
KR100232220B1 (ko) 핀 배치 구조
JPS63246854A (ja) 電子部品のパツケ−ジ構造
JPH0752763B2 (ja) 樹脂封止型半導体装置
JPS63233552A (ja) 半導体装置
JPH01292888A (ja) ハイブリッドic
JPS62185340A (ja) 半導体装置
JPS63211652A (ja) 集積回路パツケ−ジ
JPH0358464A (ja) 半導体装置
JPH0297051A (ja) リードフレーム
JPH04201880A (ja) エンボスタイプキャリアテープ