JPS61290549A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、マイクロプロセッサにおけるメモリ空間の拡
張方法に関するものである。

〈従来技術〉 通常、８ビツト・マイクロプロセッサのメモリ容量は最
大６４にバイトと小さいため、大容量のデータを扱った
り、大きなプログラム領域を、必要とする用途に使用す
るのは容易でない。そこで。

１６ビツト・マイクロプロセッサへの移行が考えられる
が、これでは既に開発流のソフトウェア資産を利用でき
なくなってしまう。

ソフトウェア資産を有効に利用するため、既存のマイク
ロプロセッサと命令の互換性を有し、且つ大容量のメモ
リ空間を持つマイクロプロセッサが望まれる。

次に、従来のメモリ拡張方法を示す。

ａ　同一アドレス上に複数のメモリを割り当て。

これらを切り換えるためのレジスタを設ける。

すなわち、メモリ空間を分割し、その一方に幾つかのメ
モリを割り当て、これらを切り換える命令により、どの
メモリをその領域に配置するかを指定する。一度指定す
ると１次に別のメモリが指定されるまで、そのメモリが
有効となる。

ｂ　命令中のアドレス・フィールド及びレジスタの幅を
広げる。

し力・しながら、上記急の方法では、同一空間上での各
メモリ間のデータ転送を直接に行うことかできず、プロ
グラムが繁雑になる。また、ｂの方法では既存のマイク
ロプロセッサとの命令の互換性が取りに〈＜、また、多
くの内部回路を必要とする。

〈発明の目的〉 本発明は上記従来技術の問題点に鑑みてなされたもので
あり、既存のマイクロプロセッサと命令の互換性を有し
、大容量のメモリ空間を扱える極めて有用なメモリ拡張
方法を提供することを目的としているものである。

〈発明の構成〉 本発明のマイクロプロセッサは、コード、データ、スタ
ック各空間の基準となるアドレス（セグメント・アドレ
ス）を保持するセグメント・レジスタを内蔵し、それら
セグメント・レジスタを操作する命令と、メモリ参照命
令の直前に置かれ当該命令の対象となるメモリ領域のセ
グメント・アドレスを直接に又は汎用レジスタにより指
定する命令とを有することを特徴とするものである。

〈実施例〉 以下１図面に従って本発明の一実施例（２８０マイクロ
プロセツサの例）を説明する。

図は内部“ブロック図である。

図に於いて、ＤＢはデータ・バッファ、Ｄ、〜１はデー
タ信号、ＡＬＵは演算ユニット、ＩＲは命令レジスタ、
ＩＤは命令デコーダ、ＴＣはタイミング制御部、ＣＮＴ
は制御信号、Ａはアキュムレータ、Ｆはフラグ・レジス
タ、Ｂ、Ｃ，Ｄ、Ｅ。

Ｈ及びＬは汎用レジスタ、ＩＸ、ＩＹはインデックス・
レジスタ、ＳＰはスタック・ポインタ。

ＰＣはプログラム会カウンタ、■は割り込みページ・レ
ジスタ、Ｒはリフレッシュ・カウンタ。

ＡＢはアドレス・バッファ、Ａｏ〜１．はアドレス信号
である。

点線で囲まれた部分が新たに増設された部分であり、セ
グメント・レジスタＩＳ、ＤＳ、、ＳＳ。

Ｃ８１テンポラリ・レジスタＴＲ及びセグメント・バッ
フｙＳＢから成る。各メモリ・サイクル時に対応するセ
グメント・レジスタの内容が外部出力端子８０〜．へ出
力される。すなわち、ＰＣがアドレス信号スに出力され
ている期間（命令フェッチ時）はＣＳレジスタが、ＳＰ
がアドレス・バスに出力されている期間（スタック操作
時）はＳＳレジスタが、■レジスタがアドレス・バスに
出力されている期間（割り込みベクタ・テーブル読み出
し時）はＩＳレジスタが、そして上記以外のメモリ・サ
イクル時はＤＳレジスタが、それぞれ選択されＳＢを通
してＳｏ〜７に出力される。

外部回路（メモリを選択するためのアドレス・デコーダ
）は、上記信号とアドレス信号へ〇〜１５Ｘをデコード
して対応するメモリを選択する。

上記各セグメント・レジスタを操作するために以下の命
令を追加する。

ＬＤ　　ＤＳ、ｎ ＬＤ　　ＤＳ、Ａ ＬＤ　　　Ａ、ＤＳ ＬＤ　　ＳＳ、Ａ ＬＤ　　　Ａ、５Ｓ ＬＤ　　ＩＳ、Ａ ＬＤ　　　Ａ、ｌ５ ＬＤ　　　　Ａ、Ｃ５ ここで、「ＬＤ　　ａ、ｂＪは、ｂの内容をａに転送す
る意味である。また、ｎはイミディエイト・データであ
る。

さらに、セグメント間のデータ転送を実現するために、
セグメント指定命令を追加する。

メモリ領域のセグメント・アドレスを直接指定する命令
ｒｓＥＧ　　ｎＪと、汎用レジスタの内容によって指定
する命令ｒＳＥＧ　　Ｄ、Ｊ、ｒＳＥＧＥ」とである。

これらセグメント指定命令は。

その直後に実行されるメモリ参照命令の対象となる。

セグメント指定命令は、指定されたセグメント・アドレ
スをテンポラリ・レジスタＴＲへ格納し。

次の命令のメモリ参照時にＴＲの内容をＳ。〜１に出力
する。すなわち、セグメント指定命令が実行されると、
指定されたセグメント・アドレスがＴＲに格納され、同
時にあるフラグがセットされる。次のメモリ参照命令の
実行時に、このフラグをテストし、セットされていれば
、対応するセグメント・レジスタの内容に代えてＴＲの
内容を出力し、このフラグをり゛セットする。したがっ
て。

ＴＲが出力されるのは、セグメント指定命令の次の命令
のみである。

例えば。

ＳＥＧ　　１０）Ｉ ＬＤ　　　Ａ、（２００Ｈ） は、セグメント′１０Ｈの２００Ｈ番地の内容をＡ°レ
ジスタに転送する。

また。

ＳＥＧ　　　Ｄ ＬＤ　　Ｃ，（ＨＬ） は、Ｄ、Ｈ，Ｌ各しジスタの内容を、それぞれ３０Ｈ，
４０Ｈ，５０Ｈとすると、セグメント８０Ｈの４０５０
Ｈ番地の内容をＣレジスタに転送する。

セグメント指定命令により修飾されていない命令のメモ
リ・サイクル時には、対応するセグメント・レジスタの
内容がＳ、〜７に出力される。

〈発明の効果〉 ・　上記セグメント・レジスタ及び命令を追加すること
により大容量のメモリ空間を扱うことができる。

・　既存のマイクロプロセッサと命令の互換性が保て、
ソフトウェア資産を有効に利用できる。

【図面の簡単な説明】

図は本発明の一実施例の内部ブロック図である。 符号の説明 ＩＳ、ＤＳ、ＳＳ、Ｃ５：セグメント・レジスタ、ＴＲ
：テンポラリ・レジスタ、ＳＢ：セグメント・バッファ
。

Claims (1)

【特許請求の範囲】
1. １、コード、データ、スタック各空間の基準となるアド
   レス（セグメント・アドレス）を保持するセグメント、
   レジスタを内蔵し、それらセグメント・レジスタを操作
   する命令と、メモリ参照命令の直前に置かれ当該命令の
   対象となるメモリ領域のセグメント・アドレスを直接に
   又は汎用レジスタにより指定する命令とを有することを
   特徴とするマイクロプロセッサ。