JPS61290549A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS61290549A JPS61290549A JP60134862A JP13486285A JPS61290549A JP S61290549 A JPS61290549 A JP S61290549A JP 60134862 A JP60134862 A JP 60134862A JP 13486285 A JP13486285 A JP 13486285A JP S61290549 A JPS61290549 A JP S61290549A
- Authority
- JP
- Japan
- Prior art keywords
- segment
- instruction
- register
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、マイクロプロセッサにおけるメモリ空間の拡
張方法に関するものである。
張方法に関するものである。
〈従来技術〉
通常、8ビツト・マイクロプロセッサのメモリ容量は最
大64にバイトと小さいため、大容量のデータを扱った
り、大きなプログラム領域を、必要とする用途に使用す
るのは容易でない。そこで。
大64にバイトと小さいため、大容量のデータを扱った
り、大きなプログラム領域を、必要とする用途に使用す
るのは容易でない。そこで。
16ビツト・マイクロプロセッサへの移行が考えられる
が、これでは既に開発流のソフトウェア資産を利用でき
なくなってしまう。
が、これでは既に開発流のソフトウェア資産を利用でき
なくなってしまう。
ソフトウェア資産を有効に利用するため、既存のマイク
ロプロセッサと命令の互換性を有し、且つ大容量のメモ
リ空間を持つマイクロプロセッサが望まれる。
ロプロセッサと命令の互換性を有し、且つ大容量のメモ
リ空間を持つマイクロプロセッサが望まれる。
次に、従来のメモリ拡張方法を示す。
a 同一アドレス上に複数のメモリを割り当て。
これらを切り換えるためのレジスタを設ける。
すなわち、メモリ空間を分割し、その一方に幾つかのメ
モリを割り当て、これらを切り換える命令により、どの
メモリをその領域に配置するかを指定する。一度指定す
ると1次に別のメモリが指定されるまで、そのメモリが
有効となる。
モリを割り当て、これらを切り換える命令により、どの
メモリをその領域に配置するかを指定する。一度指定す
ると1次に別のメモリが指定されるまで、そのメモリが
有効となる。
b 命令中のアドレス・フィールド及びレジスタの幅を
広げる。
広げる。
し力・しながら、上記急の方法では、同一空間上での各
メモリ間のデータ転送を直接に行うことかできず、プロ
グラムが繁雑になる。また、bの方法では既存のマイク
ロプロセッサとの命令の互換性が取りに〈<、また、多
くの内部回路を必要とする。
メモリ間のデータ転送を直接に行うことかできず、プロ
グラムが繁雑になる。また、bの方法では既存のマイク
ロプロセッサとの命令の互換性が取りに〈<、また、多
くの内部回路を必要とする。
〈発明の目的〉
本発明は上記従来技術の問題点に鑑みてなされたもので
あり、既存のマイクロプロセッサと命令の互換性を有し
、大容量のメモリ空間を扱える極めて有用なメモリ拡張
方法を提供することを目的としているものである。
あり、既存のマイクロプロセッサと命令の互換性を有し
、大容量のメモリ空間を扱える極めて有用なメモリ拡張
方法を提供することを目的としているものである。
〈発明の構成〉
本発明のマイクロプロセッサは、コード、データ、スタ
ック各空間の基準となるアドレス(セグメント・アドレ
ス)を保持するセグメント・レジスタを内蔵し、それら
セグメント・レジスタを操作する命令と、メモリ参照命
令の直前に置かれ当該命令の対象となるメモリ領域のセ
グメント・アドレスを直接に又は汎用レジスタにより指
定する命令とを有することを特徴とするものである。
ック各空間の基準となるアドレス(セグメント・アドレ
ス)を保持するセグメント・レジスタを内蔵し、それら
セグメント・レジスタを操作する命令と、メモリ参照命
令の直前に置かれ当該命令の対象となるメモリ領域のセ
グメント・アドレスを直接に又は汎用レジスタにより指
定する命令とを有することを特徴とするものである。
〈実施例〉
以下1図面に従って本発明の一実施例(280マイクロ
プロセツサの例)を説明する。
プロセツサの例)を説明する。
図は内部“ブロック図である。
図に於いて、DBはデータ・バッファ、D、〜1はデー
タ信号、ALUは演算ユニット、IRは命令レジスタ、
IDは命令デコーダ、TCはタイミング制御部、CNT
は制御信号、Aはアキュムレータ、Fはフラグ・レジス
タ、B、C,D、E。
タ信号、ALUは演算ユニット、IRは命令レジスタ、
IDは命令デコーダ、TCはタイミング制御部、CNT
は制御信号、Aはアキュムレータ、Fはフラグ・レジス
タ、B、C,D、E。
H及びLは汎用レジスタ、IX、IYはインデックス・
レジスタ、SPはスタック・ポインタ。
レジスタ、SPはスタック・ポインタ。
PCはプログラム会カウンタ、■は割り込みページ・レ
ジスタ、Rはリフレッシュ・カウンタ。
ジスタ、Rはリフレッシュ・カウンタ。
ABはアドレス・バッファ、Ao〜1.はアドレス信号
である。
である。
点線で囲まれた部分が新たに増設された部分であり、セ
グメント・レジスタIS、DS、、SS。
グメント・レジスタIS、DS、、SS。
C81テンポラリ・レジスタTR及びセグメント・バッ
フySBから成る。各メモリ・サイクル時に対応するセ
グメント・レジスタの内容が外部出力端子80〜.へ出
力される。すなわち、PCがアドレス信号スに出力され
ている期間(命令フェッチ時)はCSレジスタが、SP
がアドレス・バスに出力されている期間(スタック操作
時)はSSレジスタが、■レジスタがアドレス・バスに
出力されている期間(割り込みベクタ・テーブル読み出
し時)はISレジスタが、そして上記以外のメモリ・サ
イクル時はDSレジスタが、それぞれ選択されSBを通
してSo〜7に出力される。
フySBから成る。各メモリ・サイクル時に対応するセ
グメント・レジスタの内容が外部出力端子80〜.へ出
力される。すなわち、PCがアドレス信号スに出力され
ている期間(命令フェッチ時)はCSレジスタが、SP
がアドレス・バスに出力されている期間(スタック操作
時)はSSレジスタが、■レジスタがアドレス・バスに
出力されている期間(割り込みベクタ・テーブル読み出
し時)はISレジスタが、そして上記以外のメモリ・サ
イクル時はDSレジスタが、それぞれ選択されSBを通
してSo〜7に出力される。
外部回路(メモリを選択するためのアドレス・デコーダ
)は、上記信号とアドレス信号へ〇〜15Xをデコード
して対応するメモリを選択する。
)は、上記信号とアドレス信号へ〇〜15Xをデコード
して対応するメモリを選択する。
上記各セグメント・レジスタを操作するために以下の命
令を追加する。
令を追加する。
LD DS、n
LD DS、A
LD A、DS
LD SS、A
LD A、5S
LD IS、A
LD A、l5
LD A、C5
ここで、「LD a、bJは、bの内容をaに転送す
る意味である。また、nはイミディエイト・データであ
る。
る意味である。また、nはイミディエイト・データであ
る。
さらに、セグメント間のデータ転送を実現するために、
セグメント指定命令を追加する。
セグメント指定命令を追加する。
メモリ領域のセグメント・アドレスを直接指定する命令
rsEG nJと、汎用レジスタの内容によって指定
する命令rSEG D、J、rSEGE」とである。
rsEG nJと、汎用レジスタの内容によって指定
する命令rSEG D、J、rSEGE」とである。
これらセグメント指定命令は。
その直後に実行されるメモリ参照命令の対象となる。
セグメント指定命令は、指定されたセグメント・アドレ
スをテンポラリ・レジスタTRへ格納し。
スをテンポラリ・レジスタTRへ格納し。
次の命令のメモリ参照時にTRの内容をS。〜1に出力
する。すなわち、セグメント指定命令が実行されると、
指定されたセグメント・アドレスがTRに格納され、同
時にあるフラグがセットされる。次のメモリ参照命令の
実行時に、このフラグをテストし、セットされていれば
、対応するセグメント・レジスタの内容に代えてTRの
内容を出力し、このフラグをり゛セットする。したがっ
て。
する。すなわち、セグメント指定命令が実行されると、
指定されたセグメント・アドレスがTRに格納され、同
時にあるフラグがセットされる。次のメモリ参照命令の
実行時に、このフラグをテストし、セットされていれば
、対応するセグメント・レジスタの内容に代えてTRの
内容を出力し、このフラグをり゛セットする。したがっ
て。
TRが出力されるのは、セグメント指定命令の次の命令
のみである。
のみである。
例えば。
SEG 10)I
LD A、(200H)
は、セグメント′10Hの200H番地の内容をA°レ
ジスタに転送する。
ジスタに転送する。
また。
SEG D
LD C,(HL)
は、D、H,L各しジスタの内容を、それぞれ30H,
40H,50Hとすると、セグメント80Hの4050
H番地の内容をCレジスタに転送する。
40H,50Hとすると、セグメント80Hの4050
H番地の内容をCレジスタに転送する。
セグメント指定命令により修飾されていない命令のメモ
リ・サイクル時には、対応するセグメント・レジスタの
内容がS、〜7に出力される。
リ・サイクル時には、対応するセグメント・レジスタの
内容がS、〜7に出力される。
〈発明の効果〉
・ 上記セグメント・レジスタ及び命令を追加すること
により大容量のメモリ空間を扱うことができる。
により大容量のメモリ空間を扱うことができる。
・ 既存のマイクロプロセッサと命令の互換性が保て、
ソフトウェア資産を有効に利用できる。
ソフトウェア資産を有効に利用できる。
図は本発明の一実施例の内部ブロック図である。
符号の説明
IS、DS、SS、C5:セグメント・レジスタ、TR
:テンポラリ・レジスタ、SB:セグメント・バッファ
。
:テンポラリ・レジスタ、SB:セグメント・バッファ
。
Claims (1)
- 1、コード、データ、スタック各空間の基準となるアド
レス(セグメント・アドレス)を保持するセグメント、
レジスタを内蔵し、それらセグメント・レジスタを操作
する命令と、メモリ参照命令の直前に置かれ当該命令の
対象となるメモリ領域のセグメント・アドレスを直接に
又は汎用レジスタにより指定する命令とを有することを
特徴とするマイクロプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60134862A JPS61290549A (ja) | 1985-06-18 | 1985-06-18 | マイクロプロセツサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60134862A JPS61290549A (ja) | 1985-06-18 | 1985-06-18 | マイクロプロセツサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61290549A true JPS61290549A (ja) | 1986-12-20 |
Family
ID=15138206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60134862A Pending JPS61290549A (ja) | 1985-06-18 | 1985-06-18 | マイクロプロセツサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61290549A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03248240A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | マイクロコンピュータ |
-
1985
- 1985-06-18 JP JP60134862A patent/JPS61290549A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03248240A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | マイクロコンピュータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5077657A (en) | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor | |
US8539210B2 (en) | Context switching with automatic saving of special function registers memory-mapped to all banks | |
US6401197B1 (en) | Microprocessor and multiprocessor system | |
JPH08305585A (ja) | 割込制御装置 | |
US7996651B2 (en) | Enhanced microprocessor or microcontroller | |
JPH11316679A (ja) | 多数のバンクアドレス値供給源を有するプロセッサアーキテクチャスキームおよびその方法 | |
JPH01120660A (ja) | マイクロコンピュータ装置 | |
JPS61290549A (ja) | マイクロプロセツサ | |
JPH11232100A (ja) | 単一サイクル内に間接アドレシングモードアドレスを出力するデータポインタおよびその方法 | |
US5897665A (en) | Register addressing for register-register architectures used for microprocessors and microcontrollers | |
JP2690406B2 (ja) | プロセッサおよびデータ処理システム | |
GB2366426A (en) | Multi-processor system with registers having a common address map | |
US7039789B2 (en) | Circular addressing algorithms providing increased compatibility with one or more higher-level programming languages | |
JPH06103225A (ja) | チェーン式dma方式及びそのためのdmaコントローラ | |
US6321319B2 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
JP2633263B2 (ja) | データ転送制御装置 | |
JPH0351012B2 (ja) | ||
JPS622332B2 (ja) | ||
JP2918570B2 (ja) | 中央演算処理装置 | |
JPS60204046A (ja) | メモリ拡張回路 | |
JPH02236734A (ja) | マイクロプロセッサのエミュレーション方式 | |
JPS61180346A (ja) | マイクロコンピユ−タ | |
JPH09134326A (ja) | コンピュータシステム | |
JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
JPS63271567A (ja) | 非対称密結合マルチプロセツサシステム |