JPS61290490A - マトリクス形表示素子 - Google Patents
マトリクス形表示素子Info
- Publication number
- JPS61290490A JPS61290490A JP60132432A JP13243285A JPS61290490A JP S61290490 A JPS61290490 A JP S61290490A JP 60132432 A JP60132432 A JP 60132432A JP 13243285 A JP13243285 A JP 13243285A JP S61290490 A JPS61290490 A JP S61290490A
- Authority
- JP
- Japan
- Prior art keywords
- display element
- pixel
- gate drive
- type display
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、液晶などを用いたマトリクス形表示素子に
関し５％にその取シ出し電極数を減少させ、歩留）、信
頼性の向上、コストダウンなどをはかるようにしたもの
である。
関し５％にその取シ出し電極数を減少させ、歩留）、信
頼性の向上、コストダウンなどをはかるようにしたもの
である。
第３図はたとえば特開昭５５−１２９１９号公報に示さ
れ次従来の液晶を用いたマトリクス形表示素子の構成を
示す接続図である。この第３図において、Ｓｓ ＝ Ｓ
ｔ 、Ｓｍ・・・は表示信号を供給するソース駆動線、
Ｔ□、Ｔ、、・・・、Ｔ第１ ｒ Ｔｕ ｙ・・・、は
スイッチ素子として働くトランジスタ、Ｇｌ ｖ Ｇｌ
＃ Ｇｓ ＃・・・はトランジスタＴ□、Ｔ□、・・
・、ｆｔ駆動するゲート駆動線、Ｐｕ 、 Ｐ□ｔ ”
−ｅ ＰＵ ｐ Ｐａｔ ｔ・・・、は画素である。
れ次従来の液晶を用いたマトリクス形表示素子の構成を
示す接続図である。この第３図において、Ｓｓ ＝ Ｓ
ｔ 、Ｓｍ・・・は表示信号を供給するソース駆動線、
Ｔ□、Ｔ、、・・・、Ｔ第１ ｒ Ｔｕ ｙ・・・、は
スイッチ素子として働くトランジスタ、Ｇｌ ｖ Ｇｌ
＃ Ｇｓ ＃・・・はトランジスタＴ□、Ｔ□、・・
・、ｆｔ駆動するゲート駆動線、Ｐｕ 、 Ｐ□ｔ ”
−ｅ ＰＵ ｐ Ｐａｔ ｔ・・・、は画素である。
ソース駆動１ｉＡ Ｓｔ 、 Ｓｔ 、 Ｓｓ−は同一
列上のトランジスタに共通に表示信号を供給し、ゲート
駆動線Ｇｌ 、 Ｇｔ 、 Ｇ、 、・・・、は同一行
のトランジスタを並列に駆動する。
列上のトランジスタに共通に表示信号を供給し、ゲート
駆動線Ｇｌ 、 Ｇｔ 、 Ｇ、 、・・・、は同一行
のトランジスタを並列に駆動する。
トランジスタＴ１ｔ ＋ Ｔｉｔ ｔ・・・、および画
素Ｐ□。
素Ｐ□。
Ｐ８１．・・・、の添字はゲート駆動線を行とし、ソー
ス駆動線を列として、行列の記法にしたがって採番して
いる。
ス駆動線を列として、行列の記法にしたがって採番して
いる。
第４図には、第３図のマトリクス形表示素子の要部の信
号波形を示す。このうち、第４図（ａ） において、ｅ
ｓｎは第ｎ列（ｎ ＝ １１２ ｔ ａ ＋ ”” ）
のソース駆動線Ｓｎに供給される表示信号を示し、第４
図（ｂ） 〜第４図（ｇ）のｅＧ＋ ｔ ｅＧ＊ ＊
”’ ｔはゲート駆動線Ｇ、 、 Ｇ、 、・・・、の
駆動信号である。
号波形を示す。このうち、第４図（ａ） において、ｅ
ｓｎは第ｎ列（ｎ ＝ １１２ ｔ ａ ＋ ”” ）
のソース駆動線Ｓｎに供給される表示信号を示し、第４
図（ｂ） 〜第４図（ｇ）のｅＧ＋ ｔ ｅＧ＊ ＊
”’ ｔはゲート駆動線Ｇ、 、 Ｇ、 、・・・、の
駆動信号である。
ゲート駆動線Ｇ＋ 、 Ｇｖ 、・・・、には第４図（
ｂ）〜第４図（ｇ）のように順次選択パルスが現われる
。ソース駆動線Ｓｎと接続されているトランジスタＴｒ
ｉ 、 Ｔａｎ。
ｂ）〜第４図（ｇ）のように順次選択パルスが現われる
。ソース駆動線Ｓｎと接続されているトランジスタＴｒ
ｉ 、 Ｔａｎ。
・・・には共通に常時表示信号ｅｓｎが供給されている
が、画素Ｐｒｎ 、 Ｐｚｎ 、・・・、には対応する
トランジスタに選択パルスが印加されている期間のみ表
示信号ｅｓｎが伝達され、選択パルスが取シ除かねた時
点で画素Ｐｘｎ 、 Ｐｚｎ 、・・・、とソース駆動
線Ｓｎとは切シ離される。
が、画素Ｐｒｎ 、 Ｐｚｎ 、・・・、には対応する
トランジスタに選択パルスが印加されている期間のみ表
示信号ｅｓｎが伝達され、選択パルスが取シ除かねた時
点で画素Ｐｘｎ 、 Ｐｚｎ 、・・・、とソース駆動
線Ｓｎとは切シ離される。
したがって、第ｍ行（ｍ ＝１ ｐ ２ ＃ ３ ｒ・
・・）の画素Ｐｍｎには、対応するトランジスタＴｍｎ
への選択パルスが取シ除かれた時点での表示信号レベル
ｅＰｍｎが保持される。言い換えれば、表示信号ｅＳｎ
をサンプリングして順次画素Ｐｒｎ 、 Ｐｚｎ 、・
・・、に供給されるような動作が実現される。
・・）の画素Ｐｍｎには、対応するトランジスタＴｍｎ
への選択パルスが取シ除かれた時点での表示信号レベル
ｅＰｍｎが保持される。言い換えれば、表示信号ｅＳｎ
をサンプリングして順次画素Ｐｒｎ 、 Ｐｚｎ 、・
・・、に供給されるような動作が実現される。
画素ｐｒｎ 、 Ｐｚｎ ＋・・・、を形成する液晶な
どの表示要素は保持されている信号レベルに応じて輝度
、濃度などが変調されるので、上述のようなサンプリン
グ動作を繰）返すことによって、有効な表示パターンの
形式、書換えなどが可能となる。
どの表示要素は保持されている信号レベルに応じて輝度
、濃度などが変調されるので、上述のようなサンプリン
グ動作を繰）返すことによって、有効な表示パターンの
形式、書換えなどが可能となる。
従来のこの種のマトリクス形表示素子は以上のように構
成されておシ１表示素子外部には少なくともマトリクス
の行数に等しいゲート駆動線と列数に等しいソース駆動
線を引き出さなけねばならないことは明らかである。
成されておシ１表示素子外部には少なくともマトリクス
の行数に等しいゲート駆動線と列数に等しいソース駆動
線を引き出さなけねばならないことは明らかである。
表示素子周辺に駆動線引き回しのスペースを大きく許容
しないなら、画素ピッチと引き出し線のピッチはほぼ同
程度となシ、画面の高精細化に伴なう画素ピッチの縮少
により引き出し線と駆動回路との接続は困難さを増す。
しないなら、画素ピッチと引き出し線のピッチはほぼ同
程度となシ、画面の高精細化に伴なう画素ピッチの縮少
により引き出し線と駆動回路との接続は困難さを増す。
また、画素数の増加による引き出し線の増加自体も接続
の困難さ、歩留シに大きな悪影響を及ぼす。表示素子内
部のトランジスタアＶイは半導体集積回路と同様のプロ
セスで形成されるので、比較的高密度化が容易であり、
上述のような周辺部の接続がこの種のマトリクス表示素
子において大きな問題となシつつある。
の困難さ、歩留シに大きな悪影響を及ぼす。表示素子内
部のトランジスタアＶイは半導体集積回路と同様のプロ
セスで形成されるので、比較的高密度化が容易であり、
上述のような周辺部の接続がこの種のマトリクス表示素
子において大きな問題となシつつある。
この発明は、かかる問題点を解決するためＫなされたも
ので、ゲート駆動線の外部への引き出し線数を大幅に減
らすことができ、かつ周辺の駆動回路との接続を容易に
し、製造歩留シを上げることができるマトリクス形表示
素子を得ることを目的とする。
ので、ゲート駆動線の外部への引き出し線数を大幅に減
らすことができ、かつ周辺の駆動回路との接続を容易に
し、製造歩留シを上げることができるマトリクス形表示
素子を得ることを目的とする。
この発明に係るマトリクス形表示素子は、ソース駆動線
と画素の間に複数個直列にトランジスタなどのスイッチ
素子を設け、複数行にわたって上記直列スイッチの一つ
を共通に駆動するようにゲート駆動線を配線するように
したものである。
と画素の間に複数個直列にトランジスタなどのスイッチ
素子を設け、複数行にわたって上記直列スイッチの一つ
を共通に駆動するようにゲート駆動線を配線するように
したものである。
この発明においては、直列に接続したスイッチ素子群を
論理回路としてとらえて等測的にＡＮＤゲートとし、こ
のＡＮＤゲートにゲート駆動線を所定の分配側にしたが
って振り分けて接続することによシデコーダを形成し、
このデコーダの作用によって少ない信号線数によって任
意の１行を選択する。
論理回路としてとらえて等測的にＡＮＤゲートとし、こ
のＡＮＤゲートにゲート駆動線を所定の分配側にしたが
って振り分けて接続することによシデコーダを形成し、
このデコーダの作用によって少ない信号線数によって任
意の１行を選択する。
以下、この発明のマ） ＩＪクス形表示素子の実施例に
ついて図面に基づき説明する。第１図はその一実施例の
接続図である。この第１図において８１゜ＳＲ＋ ＳＲ
＋・・・、はソース駆動線、０口、Ｇ、！、Ｇ、、 、
Ｇ□ｒ ａｎ ｔ・・・はゲート駆動線、Ｔ□１ ＋
Ｔｅｘｔ ） Ｔｚ□＋ ’ｔｔ＋ｔ Ｉ・・・、は
スイッチ素子となるトランジスタ、ｐＨ＋ Ｐｌｔ ｒ
ｐｔｘ ｌＰｓ＋ ｐ・・・、は液晶などから成る画
素である。
ついて図面に基づき説明する。第１図はその一実施例の
接続図である。この第１図において８１゜ＳＲ＋ ＳＲ
＋・・・、はソース駆動線、０口、Ｇ、！、Ｇ、、 、
Ｇ□ｒ ａｎ ｔ・・・はゲート駆動線、Ｔ□１ ＋
Ｔｅｘｔ ） Ｔｚ□＋ ’ｔｔ＋ｔ Ｉ・・・、は
スイッチ素子となるトランジスタ、ｐＨ＋ Ｐｌｔ ｒ
ｐｔｘ ｌＰｓ＋ ｐ・・・、は液晶などから成る画
素である。
各画素には、それぞれ各２個のトランジスタが直列に接
続され、このトランジスタを介してソース駆動線から表
示信号が供給される。第１図の場合は３×６画素のマト
リクスを表わしておシ、ゲート駆動線Ｇｔ１とａＵは谷
々上下各３行ずつのトランジスタを駆動するようにして
いる。
続され、このトランジスタを介してソース駆動線から表
示信号が供給される。第１図の場合は３×６画素のマト
リクスを表わしておシ、ゲート駆動線Ｇｔ１とａＵは谷
々上下各３行ずつのトランジスタを駆動するようにして
いる。
一方、ゲート駆動線Ｇｏ 、 （ｎｔ 、 Ｇｕはゲー
ト駆動線Ｇｕのグループとゲート駆動線Ｇｔｔのグルー
プにおいてそれぞれ対応する位置にある行を共通に駆動
する。図示外の表示領域においては、ソース駆動線はＳ
ｒ 、 Ｓｔ 、 Ｓｓと同様に拡がっており、ゲート
駆動線はゲート駆動線Ｇ！、 、 Ｇ、と同様の３行ご
とのグループが継続しておシ、個々のグループにゲート
駆動線Ｇｌｌ ｔ ｃｔｔ Ｉ ＧＩｎが図示部分と同
じ対応関係で接続されている。
ト駆動線Ｇｕのグループとゲート駆動線Ｇｔｔのグルー
プにおいてそれぞれ対応する位置にある行を共通に駆動
する。図示外の表示領域においては、ソース駆動線はＳ
ｒ 、 Ｓｔ 、 Ｓｓと同様に拡がっており、ゲート
駆動線はゲート駆動線Ｇ！、 、 Ｇ、と同様の３行ご
とのグループが継続しておシ、個々のグループにゲート
駆動線Ｇｌｌ ｔ ｃｔｔ Ｉ ＧＩｎが図示部分と同
じ対応関係で接続されている。
第２図に第１図のマトリクス形表示素子の要部の信号波
形を示す。なお、第２図はソース駆動線８１０列に関す
る動作を説明しているが、他の列に関してもゲート駆動
線が並列に接続されているので、同様の動作となる。
形を示す。なお、第２図はソース駆動線８１０列に関す
る動作を説明しているが、他の列に関してもゲート駆動
線が並列に接続されているので、同様の動作となる。
第２図（ａ）のｅｓｌはソース駆動線ＳＩに供給される
表示信号である。第２図（ａ）〜第２図（ｆ）のｅＧ２
ｔ ５ｅＧｔ！、 ｅＧｌｌ 、 ｅＧ１２１ ｅＧｌ
ｍはそれぞれゲート駆動線Ｇｔｒ ＋ Ｇｎ ＋ Ｇｏ
ｓ Ｇｅｔ ｐ Ｇｕに供給されるゲート駆動信号で
ある。
表示信号である。第２図（ａ）〜第２図（ｆ）のｅＧ２
ｔ ５ｅＧｔ！、 ｅＧｌｌ 、 ｅＧ１２１ ｅＧｌ
ｍはそれぞれゲート駆動線Ｇｔｒ ＋ Ｇｎ ＋ Ｇｏ
ｓ Ｇｅｔ ｐ Ｇｕに供給されるゲート駆動信号で
ある。
画素ｐＨ＊ ＰＩ３ ｔ Ｐ３１ ＋・・・、には、そ
れぞれに直列接続され九トランジスタＴ、、、 、 Ｔ
、、、 、・・・、がともに導通状態のときのみ表示信
号ｅｓ１が伝達され、それ以外の場合はソース駆動線Ｓ
ｌと切り離される。
れぞれに直列接続され九トランジスタＴ、、、 、 Ｔ
、、、 、・・・、がともに導通状態のときのみ表示信
号ｅｓ１が伝達され、それ以外の場合はソース駆動線Ｓ
ｌと切り離される。
したがって、第２図（ｂ）〜第２図（ｆ）のようなゲー
ト駆動信号を与えると、最初のステージではトランジス
タＴ１，１とＴ、□がともに導通状態となる画素ｐＨに
のみ表示信号ｅＳＩが伝達され、トランジスタＴ１１゜
が非導通になる瞬間の表示信号ｅＰｔｔがホールドされ
る。
ト駆動信号を与えると、最初のステージではトランジス
タＴ１，１とＴ、□がともに導通状態となる画素ｐＨに
のみ表示信号ｅＳＩが伝達され、トランジスタＴ１１゜
が非導通になる瞬間の表示信号ｅＰｔｔがホールドされ
る。
以降のステージでも、順次一つの行の画素にのみ表示信
号ｅｓ１が伝達され、ｅＰ□が画素Ｐ１．に、ｅＰ□が
画素ｐｓｔにと順次ホールドされてゆく。
号ｅｓ１が伝達され、ｅＰ□が画素Ｐ１．に、ｅＰ□が
画素ｐｓｔにと順次ホールドされてゆく。
したがって、画素の側から見ると第３図および第４図の
従来例で実現されるのとまつ九〈同様の作用が行なわれ
ることになる。
従来例で実現されるのとまつ九〈同様の作用が行なわれ
ることになる。
一方、駆動に要する外部引き出し線数は、３行ずつの１
０ツクを形成するゲート駆動線がゲート駆動線Ｇ、、
、 Ｇゎ、 ＧｚｎＯＮ本とすると、各１０ツク共通の
ゲート駆動線Ｇ、、 、 Ｇ、、 、 Ｇ、、 ｆｔ合
わせ、Ｎ＋３本であシ、これで駆動できる行数が３Ｎ本
であるから、従来例と比べて本発明の利点は明らかであ
ろう。
０ツクを形成するゲート駆動線がゲート駆動線Ｇ、、
、 Ｇゎ、 ＧｚｎＯＮ本とすると、各１０ツク共通の
ゲート駆動線Ｇ、、 、 Ｇ、、 、 Ｇ、、 ｆｔ合
わせ、Ｎ＋３本であシ、これで駆動できる行数が３Ｎ本
であるから、従来例と比べて本発明の利点は明らかであ
ろう。
なお、上記実施例ではマトリクスの行を３行ずつのブロ
ックに分割したが、３行である必要はむろんない。一般
にマトリクスの行数をＭ本とし、Ｍ＝ＡＸＢ（Ａ、Ｂは
自然数）と表わせるとき。
ックに分割したが、３行である必要はむろんない。一般
にマトリクスの行数をＭ本とし、Ｍ＝ＡＸＢ（Ａ、Ｂは
自然数）と表わせるとき。
ＡとＢが極力近い数である方がＡ＋８は小さくなる。そ
のような数に１０ツク内の行数とブロック数とを設定す
るのがよいと言える。
のような数に１０ツク内の行数とブロック数とを設定す
るのがよいと言える。
゛さらに、各画素に対応するスイッチ素子の数を上記実
施例では各２個としたが、他の条件が許す限り画素１個
当シのトランジスタ数を多くした方が外部への引き出し
線数は少なくできる。
施例では各２個としたが、他の条件が許す限り画素１個
当シのトランジスタ数を多くした方が外部への引き出し
線数は少なくできる。
画素１個当υのトランジスタ数をｍとすると、行数Ｍに
対し必要な引き出し線数の最小値はｍＸＭ１／ａとなる
。
対し必要な引き出し線数の最小値はｍＸＭ１／ａとなる
。
また、上記実施例では、トランジスタが閉じた瞬間の信
号レベルを保持し、保持されたレベルに応じて輝度、濃
度などが変調される液晶等の電圧効果形表示素子を例に
取って説明したが、トランジスタが開いている期間の信
号レベルに応じて動作するＬＥＤなどの電流効果形表示
素子においてもこの発明は有効である。
号レベルを保持し、保持されたレベルに応じて輝度、濃
度などが変調される液晶等の電圧効果形表示素子を例に
取って説明したが、トランジスタが開いている期間の信
号レベルに応じて動作するＬＥＤなどの電流効果形表示
素子においてもこの発明は有効である。
この発明は以上説明したとお夛、マトリクス形表示素子
の各画素に複数個のスイッチ素子を直列に設けて等測的
にＡＮＤゲートとなし、複数行にわたって各画素の直列
スイッチ素子の一つを共通に駆動するゲート駆動線群を
設け、これをマトリクスの１行を任意に選択し得るデコ
ーダとなるよう配線したので、表示素子外部への引き出
し線数を大幅に減少させ、駆動回路等との接続を容易に
し、製造歩留シ、コストなどを引き下げる効果を有する
。
の各画素に複数個のスイッチ素子を直列に設けて等測的
にＡＮＤゲートとなし、複数行にわたって各画素の直列
スイッチ素子の一つを共通に駆動するゲート駆動線群を
設け、これをマトリクスの１行を任意に選択し得るデコ
ーダとなるよう配線したので、表示素子外部への引き出
し線数を大幅に減少させ、駆動回路等との接続を容易に
し、製造歩留シ、コストなどを引き下げる効果を有する
。
第１図はこの発明のマトリクス形表示素子の一実施例の
接続図、第２図は第１図の１トリクス形表示素子の要部
の信号波形を示す図、第３図は従来のマトリクス形表示
素子の接続図、第４図は第３図のマトリクス形表示素子
の要部の信号波形を示す図である。 Ｓｓ ＃ Ｓｔ ｐ Ｓｓ ｐ・・・ソース駆動線、Ｇ
、 、 Ｇ、 、 Ｇ、 、・・・。 Ｇｏ ｒ Ｇｔｔ ｔ Ｇｔｓ ｒ Ｇ□Ｊ Ｇ２ｆ
ｔ・・・ゲート駆動線、’Ｉ’ｌｌ ｅＴ、、・・・＋
Ｔｌ１ｌ ｐ Ｔ’ｔ＋ｔ ｌ・・・トランジスタ、
Ｐｌｌ 、ＰＩ！＋・・・画素。 なお、図中同一符号は同一または相当部分を示す。
接続図、第２図は第１図の１トリクス形表示素子の要部
の信号波形を示す図、第３図は従来のマトリクス形表示
素子の接続図、第４図は第３図のマトリクス形表示素子
の要部の信号波形を示す図である。 Ｓｓ ＃ Ｓｔ ｐ Ｓｓ ｐ・・・ソース駆動線、Ｇ
、 、 Ｇ、 、 Ｇ、 、・・・。 Ｇｏ ｒ Ｇｔｔ ｔ Ｇｔｓ ｒ Ｇ□Ｊ Ｇ２ｆ
ｔ・・・ゲート駆動線、’Ｉ’ｌｌ ｅＴ、、・・・＋
Ｔｌ１ｌ ｐ Ｔ’ｔ＋ｔ ｌ・・・トランジスタ、
Ｐｌｌ 、ＰＩ！＋・・・画素。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- ２次元マトリクス状に配列された複数の画素と、同一列
上の画素群に共通に表示信号を供給するソース駆動線と
、このソース駆動線と前記画素との間に複数個直列に設
けられたスイッチ素子と、複数行にわたつて各画素の前
記直列スイッチ素子のうちの一つを共通に駆動し任意の
一行に属する画素の前記直列スイッチ素子をすベて導通
するように選択したとき他のいずれの行においてもその
行に属する画素の前記直列スイッチ素子のうち少なくと
も一つは選択されず非導通であるように振り分けられる
ゲート駆動線群とよりなるマトリクス形表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132432A JPS61290490A (ja) | 1985-06-18 | 1985-06-18 | マトリクス形表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132432A JPS61290490A (ja) | 1985-06-18 | 1985-06-18 | マトリクス形表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290490A true JPS61290490A (ja) | 1986-12-20 |
Family
ID=15081235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60132432A Pending JPS61290490A (ja) | 1985-06-18 | 1985-06-18 | マトリクス形表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290490A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500621A (ja) * | 1987-08-27 | 1990-03-01 | ヒューズ・エアクラフト・カンパニー | Ａｃ動作用付勢マトリックスセル |
| JPH05196964A (ja) * | 1992-01-21 | 1993-08-06 | Sharp Corp | アクティブマトリクス基板とその駆動方法 |
| JPH1026945A (ja) * | 1996-07-10 | 1998-01-27 | Hitachi Ltd | 画像表示素子、画像表示装置およびその駆動方法 |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| JP3629712B2 (ja) * | 1998-08-04 | 2005-03-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2005070803A (ja) * | 1998-08-04 | 2005-03-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP3694527B2 (ja) * | 1995-09-20 | 2005-09-14 | 株式会社 日立製作所 | 画像表示装置 |
-
1985
- 1985-06-18 JP JP60132432A patent/JPS61290490A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02500621A (ja) * | 1987-08-27 | 1990-03-01 | ヒューズ・エアクラフト・カンパニー | Ａｃ動作用付勢マトリックスセル |
| JPH05196964A (ja) * | 1992-01-21 | 1993-08-06 | Sharp Corp | アクティブマトリクス基板とその駆動方法 |
| JP3694527B2 (ja) * | 1995-09-20 | 2005-09-14 | 株式会社 日立製作所 | 画像表示装置 |
| JPH1026945A (ja) * | 1996-07-10 | 1998-01-27 | Hitachi Ltd | 画像表示素子、画像表示装置およびその駆動方法 |
| JP3629712B2 (ja) * | 1998-08-04 | 2005-03-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2005070803A (ja) * | 1998-08-04 | 2005-03-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
| JP4560275B2 (ja) * | 2003-04-04 | 2010-10-13 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置とその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8913709B2 (en) | Shift register circuit | |
| JP4163416B2 (ja) | 液晶表示装置 | |
| JP5132884B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| EP0078402B1 (en) | Drive circuit for display panel having display elements disposed in matrix form | |
| KR100468562B1 (ko) | 고선명 액정 표시 장치 | |
| KR950010753B1 (ko) | 매트릭스 표시장치 | |
| CN107545862A (zh) | 显示装置 | |
| KR20120120348A (ko) | 표시 장치 | |
| CN110658658B (zh) | 图像显示装置 | |
| KR100541059B1 (ko) | 액티브매트릭스형 표시장치와, 그 데이터선 절환회로,스위칭부 구동회로, 및 주사선 구동회로 | |
| US20150255171A1 (en) | Display device | |
| CN101320183A (zh) | 图像显示装置及驱动电路 | |
| KR101022293B1 (ko) | 쉬프트 레지스터 및 이를 갖는 표시 장치 | |
| CN103609021A (zh) | 触发器、移位寄存器、显示面板以及显示装置 | |
| CN107093399A (zh) | 移位暂存电路 | |
| JPS61290490A (ja) | マトリクス形表示素子 | |
| US20070229553A1 (en) | Display device having an improved video signal drive circuit | |
| JP3889691B2 (ja) | 信号伝搬回路および表示装置 | |
| US20040160432A1 (en) | Integrated circuit for scan driving | |
| JP3879275B2 (ja) | マトリクス型表示装置 | |
| JP2000221927A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
| JP2003114657A (ja) | アクティブマトリクス型表示装置、そのスイッチ部駆動回路、及びその走査線駆動回路、並びにその駆動方法 | |
| US20240257774A1 (en) | Scanning signal line drive circuit and display device | |
| KR102690312B1 (ko) | 게이트 구동 회로 및 이를 포함하는 표시 장치 | |
| JPH0981086A (ja) | 表示装置の駆動回路 |