JPS61287298A - One-after-another connection system - Google Patents

One-after-another connection system

Info

Publication number
JPS61287298A
JPS61287298A JP12925185A JP12925185A JPS61287298A JP S61287298 A JPS61287298 A JP S61287298A JP 12925185 A JP12925185 A JP 12925185A JP 12925185 A JP12925185 A JP 12925185A JP S61287298 A JPS61287298 A JP S61287298A
Authority
JP
Japan
Prior art keywords
shelf
package
output control
input
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12925185A
Other languages
Japanese (ja)
Inventor
柴田 雄司
一彦 郷右近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12925185A priority Critical patent/JPS61287298A/en
Publication of JPS61287298A publication Critical patent/JPS61287298A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Telephone Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 電子2通信システムの中央処理装置と接続されている、
入出力制御装置のシェルフ内いもづる接続において、前
記シェルフに実装されているバラ−ケージの一部が、使
用上の理由で除かれた時、除かれたパッケージより下位
のいもづる接続を短絡させる事により、制御信号の伝達
遅延時間を短縮するものである。
[Detailed Description of the Invention] [Summary] Connected to the central processing unit of an electronic 2 communication system,
In the intra-shelf chain connection of input/output control equipment, when a part of the bulk cage mounted on the shelf is removed for reasons of use, by short-circuiting the chain connection below the removed package. , which shortens the transmission delay time of control signals.

〔産業上の利用分野〕[Industrial application field]

本発明は、電子1通信システムの中央処理装置と接続さ
れている、入出力制御装置のシェルフ内いもづる接続の
改良に係る。
The present invention relates to an improvement in the intra-shelf connection of an input/output control device connected to a central processing unit of an electronic communication system.

一中央処理装置と入出力制御装置間の、割り込み優先順
位を決定する接続手法には、普通たこ足接続と、いもづ
る接続があり、一般に信号線数が少なく制御簡単な為、
小規模システムではいもづる接続が行われる。
Connection methods for determining interrupt priority between a central processing unit and an input/output control unit include the normal octopus connection and the squirrel connection, which generally have a small number of signal lines and are easy to control.
Small-scale systems use imozuru connections.

然し、いもづる接続の場合は、各パッケージによって信
号が順次後位へ中継される為、たこ足接続に比較して装
置間の信号伝播時間が長いと共に、シェルフに実装され
て居るパフケージの一部が、使用上の理由で除かれた時
は、迂回回路を経由するので更に信号伝達時間の遅れを
生ずる為、その対策が強く要望されている。
However, in the case of a chain connection, each package sequentially relays the signal to the next device, so the signal propagation time between devices is longer than in the case of a chain connection, and part of the puff cage mounted on the shelf is When the signal is removed for reasons of use, it passes through a detour circuit, further delaying the signal transmission time, so there is a strong demand for countermeasures against this.

〔従来の技術〕[Conventional technology]

第2図は従来有る、いもづる接続方式配線図である。 FIG. 2 is a wiring diagram of the conventional imozuru connection method.

第2図において、各入出力制御装置個別回路より中央処
理装置lへの処理要求に対する、中央処理装置1からの
受付通知信号5は、通常入出力制御装置シェルフ2の、
入出力制御装置共通回路用スロット20のパフケージ4
0と、パッケージ間接続線91〜95を介し、入出力@
樋装置個別回路用スロット21〜25のパッケージ41
〜45へ、91→41→92→42→93→43→94
→44−95→45の順に伝達され、更にパッケージ間
接続線96を介し入出力制御装置シェルフ3以降へ同様
に伝えられる。
In FIG. 2, an acceptance notification signal 5 from the central processing unit 1 in response to a processing request from each input/output control device individual circuit to the central processing unit 1 is normally sent to the input/output control device shelf 2.
Puff cage 4 of input/output control device common circuit slot 20
0 and the input/output @ via the inter-package connection lines 91 to 95.
Package 41 for slots 21 to 25 for gutter device individual circuits
~To 45, 91 → 41 → 92 → 42 → 93 → 43 → 94
→44-95→45, and is further transmitted in the same manner to the input/output control device shelf 3 and beyond via the inter-package connection line 96.

この場合人出力制御装置シェルフ2の、入出力制御装置
個別回路用スロット25の、パッケージ45が除かれた
場合は、接地端子65の地気が無くなる為、インバータ
75の出力がレベル1から0へ変化し、従って3ステー
ト素子85の動作で受付通知信号5は、通常通りパッケ
ージ間接続線95まで伝わった後、3ステート素子85
及びパッケージ間接続線96を経て、人出力制御装置シ
ェルフ3の、入出力制御装置共通回路用スロット30の
パッケージへ伝えられる。
In this case, if the package 45 is removed from the input/output control device individual circuit slot 25 of the human output control device shelf 2, the output of the inverter 75 changes from level 1 to level 0 because the ground terminal 65 loses air. Therefore, by the operation of the 3-state element 85, the acceptance notification signal 5 is transmitted to the inter-package connection line 95 as usual, and then the reception notification signal 5 is transferred to the 3-state element 85.
The signal is transmitted to the package in the input/output control device common circuit slot 30 of the human output control device shelf 3 via the inter-package connection line 96.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

然しなから、上記公知の方法により更にパッケージ43
.44も除かれた場合、受付通知信号5は前記同様、パ
ンケージ間接続線93まで伝わった後、インバータ73
.74がレベル1から0へ変化、従って3ステート素子
83.84の動作で、この場合もシェルフ3へ伝える事
は出来るが、迂回は3ステート素子83,84.85の
3素子になり、信号伝達時間もそれだけ長くなると云う
問題点がある。
However, the package 43 can be further processed by the above-mentioned known method.
.. 44 is also removed, the reception notification signal 5 is transmitted to the inter-pancage connection line 93, and then sent to the inverter 73, as described above.
.. 74 changes from level 1 to 0. Therefore, the operation of 3-state elements 83 and 84 can transmit information to shelf 3 in this case as well, but the detour becomes 3 elements, 3-state elements 83 and 84.85, and the signal transmission There is a problem in that it takes a long time.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点は、シェルフのパフケージが除去される場合
、必ず最後位スロットより前位スロ、2トに向かって順
次抜かれ、中間のみが抜かれる事は無いので、3ステー
ト素子の出力制御端子と直列に接続された、インバータ
によって接地端子の地気を監視し、地気が無(なった時
、前記のインバータと3ステート素子の動作によって、
パッケージが挿入されて無い最上位の3ステート素子の
出力側から、次シェルフのパッケージ間接続線96へ短
絡回路が形成される様にした、本発明のいもづる接続方
式によって解決される。
The above problem is that when the puff cage of the shelf is removed, it is always removed sequentially from the last slot to the front slot and the second slot, and the middle part is not removed, so the puff cage is connected in series with the output control terminal of the 3-state element. The ground voltage at the ground terminal is monitored by an inverter connected to the
This problem is solved by the chain connection method of the present invention, in which a short circuit is formed from the output side of the top three-state element in which no package is inserted to the inter-package connection line 96 of the next shelf.

〔作用〕[Effect]

即ち本発明によれば、シェルフのパッケージを、これ以
降の該シェルフ内のパッケージと共に除いた時は、イン
バータの地気が無くなる事により、1段前のパッケージ
からの出力のパッケージ間接続線から、次段のシェルフ
へのパッケージ間接続線に・直接接続出来る様にした短
絡回路によって、入力する信号は次段のシェルフへ伝え
られるので・入力する信号の信号伝達時間は短縮し、情
報処理機能は向上する。
That is, according to the present invention, when a package on a shelf is removed together with subsequent packages in the shelf, the inverter loses air, so that the output from the package one stage before is connected to the inter-package connection line. The input signal is transmitted to the next shelf by a short circuit that can be directly connected to the connection line between packages to the next shelf.The signal transmission time of the input signal is shortened, and the information processing function is improved. improves.

〔実施例〕〔Example〕

以下図面に示す実施例により、本発明の内容を具体的に
説明する。
The contents of the present invention will be specifically explained below with reference to embodiments shown in the drawings.

第1図は本発明の実施例の、いもづる接続方式配線図で
ある。尚、全図を通じて同一符号は同一対象物を示す。
FIG. 1 is a wiring diagram of an example of the present invention, using a flexible connection method. Note that the same reference numerals indicate the same objects throughout the figures.

第1図で第2図と異なる点は、各3ステート素−子81
〜85の出力側の配線を、全て次段のシェルフ3の入力
側のパッケージ間接続線96へ、直接接続した短絡回路
IO1〜105を設けた点である。
The difference between FIG. 1 and FIG. 2 is that each 3-state element 81
The point is that short circuits IO1 to IO105 are provided in which all of the output side wirings of IO1 to 85 are directly connected to the interpackage connection line 96 on the input side of the shelf 3 at the next stage.

第1図に於いて、中央処理装置1からの受付通知信号5
は、入出力制御装置シェルフ2の、人出力制御装置共通
回路用スロット20のパ・7ケージ4oと、パッケージ
間接続線91〜95を介し入出力制御装置個別回路用ス
ロット21〜25のパッケージ41〜45へ、91→4
1→92→42→93→43→94→44→95→45
の順に、更に入出力制御装置シェルフ3他へ順次に伝え
られる。
In FIG. 1, an acceptance notification signal 5 from the central processing unit 1
is connected to the package 4o of the input/output control device common circuit slot 20 of the input/output control device shelf 2 and the package 41 of the input/output control device individual circuit slots 21 to 25 via inter-package connection lines 91 to 95. ~To 45, 91 → 4
1→92→42→93→43→94→44→95→45
The information is then sequentially transmitted to the input/output control device shelf 3 and others.

もし前記パッケージ23以下が、全て除かれた場合は接
地端子63〜65に有った地気が無くなル為、インバー
タ73〜75はレベル1から0への変化で、3ステート
素子83〜85は動作する。
If the package 23 and below are all removed, the grounding terminals 63 to 65 will no longer have any air, so the inverters 73 to 75 will change from level 1 to 0, and the 3-state elements 83 to 85 will works.

よって受付通知信号5は、最上位の前記3ステート素子
83の出力側にもうけられた、短絡回路103によって
パッケージ間接続線96を介し、直ちに次の入出力制御
装置シェルフ3へ伝えられる。
Therefore, the acceptance notification signal 5 is immediately transmitted to the next input/output control device shelf 3 via the inter-package connection line 96 by the short circuit 103 provided on the output side of the three-state element 83 at the highest level.

従って信号伝達時間は短く、中央処理装置の情報処理機
能が向上する。
Therefore, the signal transmission time is shortened, and the information processing function of the central processing unit is improved.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明した通り本発明によれば、シェ)L’ 
7 (7) パッケージを、これ以降の該シェルフ内の
パッケージと共に除いた時、次段のシェルフへの、信号
伝達遅延時間を最小にする事が出来、情報処理機能を向
上出来る効果がある。
As explained in detail above, according to the present invention,
7 (7) When the package is removed together with the subsequent packages in the shelf, the signal transmission delay time to the next shelf can be minimized, and the information processing function can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の、 いもづる接続方式配線図、 第2図は従来の公知方法による、 いもづる接続方式配線図である。 図に於いて、 1は中央処理装置、 2.3は°入出力制御装置シェルフ、 20.30は入出力制御装置 共通回路用スロット、 21〜25は入出力制御装置 個別回路用スロット、 40〜45はパッケージ、 61〜65は接地端子、 71〜75はインバータ、 81〜85は3ステート素子、 91〜96はパッケージ間接続線、 101〜105は短絡回路を示す。 FIG. 1 shows an embodiment of the present invention. Imozuru connection method wiring diagram, FIG. 2 shows a conventional known method. It is a wiring diagram of the imozuru connection method. In the figure, 1 is the central processing unit, 2.3 °I/O controller shelf, 20.30 is input/output control device common circuit slot, 21 to 25 are input/output control devices Slots for individual circuits, 40-45 are packages, 61 to 65 are ground terminals, 71 to 75 are inverters, 81 to 85 are 3-state elements, 91 to 96 are inter-package connection lines; 101 to 105 indicate short circuits.

Claims (1)

【特許請求の範囲】  いもづる式に接続された、複数の電子装置パッケージ
に、1対1に対応した3ステート素子群(81〜85)
とインバータ(71〜75)を、該電子装置パッケージ
を搭載するシェルフ対応に共通に設け、 該3ステート素子(81〜85)の出力制御端子と直列
に接続された該インバータ(71〜75)によって、該
電子装置パッケージ対応に設けられた、接地端子(61
〜65)の地気を監視し、地気が無くなった時該インバ
ータ(71〜75)と該3ステート素子(81〜85)
の動作によって、短絡回路(101〜105)が形成さ
れる事を特徴とする、いもづる接続方式。
[Claims] A group of 3-state elements (81 to 85) connected in a one-to-one correspondence to a plurality of electronic device packages connected in a sequential manner.
and inverters (71-75) are provided in common for the shelf on which the electronic device package is mounted, and the inverters (71-75) connected in series with the output control terminals of the three-state elements (81-85) , a grounding terminal (61) provided for the electronic device package.
~65), and when the earth air disappears, the inverter (71~75) and the 3-state element (81~85)
An imozuru connection method characterized in that a short circuit (101 to 105) is formed by the operation of.
JP12925185A 1985-06-14 1985-06-14 One-after-another connection system Pending JPS61287298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12925185A JPS61287298A (en) 1985-06-14 1985-06-14 One-after-another connection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12925185A JPS61287298A (en) 1985-06-14 1985-06-14 One-after-another connection system

Publications (1)

Publication Number Publication Date
JPS61287298A true JPS61287298A (en) 1986-12-17

Family

ID=15004941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12925185A Pending JPS61287298A (en) 1985-06-14 1985-06-14 One-after-another connection system

Country Status (1)

Country Link
JP (1) JPS61287298A (en)

Similar Documents

Publication Publication Date Title
US5418933A (en) Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit
US4446382A (en) Arrangement to time separate bidirectional current flow
JPS61287298A (en) One-after-another connection system
JP3141472B2 (en) Switching control method
JP3282396B2 (en) Signal transmission method
JP2505032B2 (en) Semiconductor integrated circuit
US5663913A (en) Semiconductor memory device having high speed parallel transmission line operation and a method for forming parallel transmission lines
JP2655585B2 (en) Data bus control circuit for semiconductor integrated circuit
JPS6347106Y2 (en)
JP2552013B2 (en) Bus connection circuit
EP0063140A1 (en) Data communication bus structure
JP4378799B2 (en) Digital data input / output device
JP3200821B2 (en) Semiconductor integrated circuit system
JPH0687563B2 (en) Bypass device
JPH0661070B2 (en) Interface conversion device
JPS6136947A (en) Semiconductor device
JPS58103093A (en) Hindrance detector/transmitter
JPS589618B2 (en) Data transmission method
JPH0681158B2 (en) Data transfer control device
JPH07200114A (en) Bus circuit device
JPS5911434A (en) Digital input circuit
JPH0315940A (en) Printer output circuit
JPS60117847A (en) Data control circuit
JPS60225962A (en) Priority control circuit
JPH11250001A (en) Memory drive device, memory module and personal computer