JPS61287073A - サンプリングａｇｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光ディスクにおけるバースト信号を含む再生
信号のレベル変動の除去などに用いて好適なサンプリン
グＡＧＣ回路に関する。

〔従来技術〕

記録媒体からの再生信号にはレベル変動が生じ。

この再生信号に所定の処理を施こす前にこのレベル変動
を除去する必要がある。このために、再生信号処理回路
には、通常ＡＧＣ回路が設けられている。ところで、Ａ
ＧＣ回路には、従来、平均値ＡＧＣ回路、ピークＡＧＣ
回路、サンプリング（キード）ＡＧＣ回路などが知られ
ているが、夫々に一景一短があり、籍に、再生信号が、
たとえば、光ディスクから再生されたデジタル信号であ
る場合、このデジタル信号は高、低レベルのビットが疎
、密に配置されたデータからなり、これらビツトは周期
性がないために、平均値ＡＧＣ回路やピークＡＧＣ回路
を用いることはできない。

一方、光ディスクなどの記録媒体にデジタル信号を記録
する場合、このデジタル信号には一定のレベルで一定の
周期の同期信号を部分的に含ませている。そこで、かか
る記録媒体から再生されたデジタル信号のレベル変動は
、この同期信号の再生レベルから知ることができる。こ
のような同期信号のレベルを基準として再生されたデジ
タル信号のレベル変動を除去する九めには、サンプリン
グＡＧＣ回路が適している。

ところで、ＡＧＣ回路には、対象とする信号のレベルを
検出するための検波回路が必要で、この検波回路は、従
来、第４図に示すように、整流器１０１、抵１ｆＬ１０
２．１０４およびコンデンサ１０３からなり、抵抗１０
２とコンデンサ１０３は時定数回路を構成し、抵抗１０
４は整流器１０１のバイアス抵抗として作用する。ここ
で、この時定数回路は、ＡＧＣルーグの時定数として寄
与するとともに、検波効率にも影響を与えるものであり
、このために、ＡＧＯループ利得と応答性とを考慮して
抵抗１０２とコンデンサ１０３は適切な値に設定される
。

かかる検波回路を備えたサンプリングＡＧＣ回路におい
ては、検波器１０１の前段でサンプリングする方法とそ
の後段でサンプリングする方法とがあるが、後者が外乱
の影響を受けやすいのに対し、前者はその影響をあまり
受けず、このことから、第５図に示すように、整流器１
０１の前段にサンプリングスイッチ１０５ｔ−設けてサ
ンプリングを行なった方が安定し７ｔＡＧＣ動作が得ら
れる。

〔発明が解決しようとする問題点〕

ところで、デジタル信号に含まれる同期信号の期間は非
常に短かい。このために、サンプリングスイッチ１０５
でこの同期信号を分離し、整流器１０１を通して抵抗１
０２とコンデンサ１０３とによる時定数回路に供給した
場合、この時定数回路が同期信号量検波出力を一定に保
持できるように、その時定数１充分大きく設定する必要
があることから、非常に短かい同期信号期間内に時定数
回路でこの同期信号のレベルを表わす検波出力を得るよ
うにすることはできない。

このように、従来、サンプリングＡＧＣ回路を用いても
、サンプリング期間が短かくなるＫつれて充分にＡＧＣ
をかけることができなくなるという問題があった。この
ことは、光ディスクの再生信号にかかわらず、一般に、
Ａ（ｊｃｔかけるのに基準とし得るバースト信号の期間
が非常に短かい信号に対して言えることである。

本発明の目的は、上記従来技術の問題点を解消し、基準
とし得るバースト信号の期間が非常に短かい信号に対し
ても、充分ＡＧＯをかけることができるようにしたサン
プリングＡＧＣ回路を提供するにある。

〔問題点を解決するための手段〕

との九めに１本発明は、対象となる信号からノ（−スト
信号を分離し℃メモリに一旦記憶し、これを繰り返し読
み出して連続し７１ｉ！号とし、この連続した信号を検
波回路に供給し″（ｈＧｃ検波出力信号を得るようにし
たものであって、これによりて該検波回路の時定数を、
ＡＧＣループ利得や応答性を考慮して、適切な値に設定
できる。

〔実施例〕

以下１本発明の実施例を図面によりて説明する。

鯖１図は本発明によるサンプリングＡＧＣ回路の一実施
例を示すブロック図であって、ｌは可変利得回路、２は
アナログ・デジタル変換器、３はサンプリングスイッチ
、４はデジタル・アナログ変換器、５はアドレスカウン
タ、６はメモリ、７は検波回路、８はローパスフィルタ
、９は制御信号発生回路、１０は信号入力端子、１１は
外部制御ｌｉ１信号入力端子、１２は信号出力端子であ
る。

同図において、たとえば、図示しない元ディスクからの
再生信号ａは入力端子１０から可変利得回路１に供給さ
れ、ローパスフィルタ８かシのへ〇〇検波出力信号で可
変利得回路ｌの利得が制御されることにより、出力端子
１２にバースト信号のレベルが一定にな９た出力１言号
ｅが得られる。

一方、可変利得゛回路１の出力信号ｅはアナログ−デジ
タル変換器２でデジタル信号に変換され、このデジタル
信号から、制御信号発生回路４で生成されるスイッチン
グパルスｂによってオン、オフするサンプリングスイッ
チ３により、バースト信号Ｃが抽出される。このバース
ト信号Ｃはメモリ６のアドレスカウンタ５によって順次
指定されるアドレスに書き込まれる。

メモリ６へのバースト信号Ｃの書き込みが完了すると、
制御信号発生回路９からモード切換信号りによってメモ
リ６は読み出しモードに切換えられ、アドレスカラ／り
５による順次のアドレス指定により、メモリ６からバー
スト信号Ｃの読み出しが繰り返し行なわれる。これによ
りてメモリ６からは連続した信号が得られ、これがデジ
タル・アナログ変換器４でアナログ信号に変換されるこ
とにより、可変利得回路１の出力信号ｅのバースト信号
レベルに一致したレベルの連続信号ｄが得られる。

この連続信号ｄは第４図で示したような構成の検波回路
７で枚波され、この検波回路７の出力信号が、ローパス
フィルタ８を介し、ＡＣ＋Ｃ＠波出力信号として可変利
得回路１に供給される。

次に、第１図の各部の信号を示す第２図を用いて、この
実施例の動作をさらに詳しく説明する。

いま、入力端子１０からの信号ａの一連の部分信号Ａ−
Ｄのうち、部分信号Ｃがバースト信号であるとし、その
レベルがｖｏとなるように信号ａにＡＧＣをかけるもの
とする。この信号ａは可変利得回路ｌおよびアナログ・
デジタル変換器２を経てサンプリングスイッチ３に供給
されるが、このサンプリングスイッチ３は制御信号発生
回路９からのサンプリングパルスｂの期間Ｔだけ閉じる
。

ここで、制御信号発生回路９には、入力端子１１から外
部制御信号ｆとが供給される。この外部制御信号ｆは時
間幅がＴでバースト信号Ｃの期間毎に供給されるパルス
信号である。制御信号発生回路９はこの外部制御信号ｆ
から信号ａのバースト信号Ｃに位相同期したアドレスカ
ウンタ５のリセットパルスｇを生成するとともに、この
バースト信号Ｃの期間内に一致した時間幅Ｔのスイッチ
ングパルスｂと、この期間Ｔにメモリ６を書き込みモー
ドとし、これ以外の期間メモリ６を読み出しモードとす
るモード切換信号りを出力する。したがって、アドレス
カウンタ５はバースト信号Ｃに同期し、期間Ｔを周期と
してアナログ・デジタル変換器２でのサンプル周波数に
等しい周波数のクロックのカウントを繰り返し、メモリ
６でのサンプリングスイッチ３で分離された期間Ｔのバ
ースト信号Ｃの順次の薔き込みアドレスを指定するとと
もに、この書き込みが終りた後には、メモリ６でのバー
スト信号Ｃの期間Ｔを周期とする繰り返しの読み出しア
ドレスを指定する。

このようにして、デジタル・アナログ変換器４からは連
続した信号ｄが得られるが、このバースト信号Ｃから始
まる期間Ｔｍでのこの連続した信号ｄのレベルはこのバ
ースト信号Ｃのレベルに等しく、この期間Ｔｍよりも前
の期間Ｔ、１での連続した信号ｄのレベルは１つ前のバ
ースト信号Ｃのレベルに等しい。すなわち、サンプリン
グスイッチ３でバースト信号Ｃが抽出される毎に、速続
信号ｄルヘルはこのバースト信号Ｃのレベルト等シ（な
る。第２図では、期間Ｔｍにメモリ６で繰り返しの読み
出しで得られるバースト信号Ｃｋｍ　ＣＲｅ・・曲がそ
の直前にサンプリングスイッチ３で分離されたバースト
信号Ｃに等しいレベルを有しており、期間Ｔｍ−１Ｉｔ
ｃメモリ６で繰り返しの読み出しで得られるバースト信
号Ｃ１ｆ＝３　ｔ　”Ｍ−ｔ　ａ　Ｃ）ｌ−１ｚ　　Ｃ
１’ｌ−：は図示されるバースト信号Ｃの１つ前のバー
スト信号に等しいレベルを有している。

この場合、サンプリングスイッチ３が閉じてバースト信
号Ｃが抽出される期間Ｔは、第２図では、信号ａのバー
スト信号Ｃの期間に等しいとしたが、バースト信号Ｃの
１サイクル以上であれば、バースト信号Ｃの期間の長さ
以下であってもよい。また、この期間Ｔでは、サンプリ
ングスイッチ３で抽出された信号は、Ｄ／Ａ変換回路４
を介して検波回路７にも供給される。　　　　゛ かかる連続信号ｄは検波回路７で検波され、その出力信
号がローパスフィルタ８を経て可変利得回路ｌに供給さ
れる。

第３図は第１図における制御信号発生回路９の−具体例
を示すブロック図であって、１３はクロックφの入力端
子、１４はカウンタ、１５は比較回路、１６はインバー
タ、１７はアンドゲートであり、第１図に対応する部分
には同一符号をつけている。

第３図において、入力端子１１に入力する高レベルの外
部制御信号ｆは、信号ａ（第２図）中のサンプリングス
イッチ３で抽出すべき所望の信号（ここでは、信号Ｃと
し、これをバースト信号とする）にタイミングが一致し
、かつ、このバースト信号Ｃの抽出すべき期間Ｔに等し
い時間幅を有している。このような外部制御信号ｆは、
たとえば、システム全体を制御するシステムコントロー
ラ（図示せず）で生成されるし、ま九、信号ａに含まれ
る同期信号を用いて形成することができる。

外部制御信号ｆの時間幅Ｔは、ＡＧＣ動作精度にもとづ
くバースト信号Ｃの抽出期間を考慮して任意に設定でき
る。

この外部制御信号ｆは、サンプリングパルスｂとしてサ
ンプリングスイッチ３に供給され、また、インバータ１
６を介し、モード切換信号りとしてメモリ６に供給され
る。外部制御信号ｆの期間Ｔでは、サンプリングスイッ
チ３は閉じてバースト信号Ｃが抽出され、メモリ６は書
込みモードとなり、これ以外の期間では、サンプリング
スイッチ３は開いてメモリ６は胱出しモードとなる。

アドレスカウンタ５とカウンタ１４とはアップカウンタ
である。アドレスカウンタ５は、入力端子１３からのク
ロックφ゛が供給され、また、比較回路１５からのリセ
ットパルスｇによってリセットされる。比較回路１５は
アドレスカウンタ５のカウント値とカウンタ１４のカウ
ント値とを比較し、前者が後者を越えるとリセットパル
スｇを発生する。カウンタ１４は外部制御信号ｆの立上
りエツジでリセットされるとともに、この外部制御信号
ｆをゲート信号とするアンドゲート１７を介して供給さ
れるクロックφをカウントする。

そこで、いま、入力端子１１から外部制御信号ｆが入力
されると、サンプリングスイッチ３が閉　　　□じてバ
ースト信号Ｃが抽出され、メモリ６が書込　　　□みモ
ードとなる。

これとともに、カウンタ１４は外部制御信号ｆの立上り
エツジで値ＯＫリセットされ、アンドゲート１７がオン
してクロックφをカウンタ１４に□通過させる。カウン
タ１４が値０にリセットされると、アドレスカウンタ５
のカウント値が０以外であるとき、比較回路１５がリセ
ットパルスｇを発生し、アドレスカウンタ５は値０にリ
セットされる。このようにして、カウンタ１４のカウン
ト値が００とき、必ずアドレスカウンタ５０カウント値
も０となる。

カウンタ１４は外部制御信号ｇ、したがって、サンプリ
ングパルスｂの期間Ｔだけクロックφが供給されてカウ
ントし、これと同期してアドレスカウンタ５もクロック
φをカウントする。したがりて、この期間Ｔでは、アド
レスカウンタ５とカウンタ１４０カウント値は等しく、
アドレスカウンタ５のカウント値が書込みアドレスとし
てメモリ６に供給される。

サンプリングパルスｂ！７）期間Ｔ＃＆過後、サンプリ
ングスイッチ３は開いてメモリ６は読出しモー　　　□
ドとなる。これとともに、アンドゲート１７がオフ状態
となり、カウンタ１４はカウントを停止してカラン）（
ｉ’にそのまま保持する。しかし、アドレスカウンタ５
はクロックφが継続して供給されるためにこれをカウン
トする。そこで、アドレスカウンタ５０カウント値がカ
ウンタ１４のカウント値を越えると、比較回路１５はリ
セットパルスｇを発生し、アドレスカウンタ５はリセッ
トされて再びクロックφをアップカウントする。

これ以降、カウンタ１４はサンプリングパルスｂの期間
Ｔでのクロックφをカウントして得られたカウント値を
保持し、アドレスカウンタ５は、そのカウント値がカウ
ンタ１４で保持されているカウント値を越える毎にリセ
ットされながら、クロックφを力゛ラントする。したが
って、アドレスカウンタ５のカウント値は０からカウン
タ１４で保持されているカウント値までを繰り返し、読
出しアドレスとしてメ七り６に供給される。これにより
、メモリ６からは、記憶されているパースト信号Ｃが書
込まれた順序で繰り返し読出され、連続した信号が得ら
れる。

以上のように、この実施例では、信号ａ中に含まれるバ
ースト信号Ｃからそのレベルに等しいレベルの連続信号
を形成し、この連続信号を検波し−ＣＡＧｃ検波出力信
号を生成するものであるが、このことは、バースト信号
Ｃの期間を拡張してＡＧＣ検波出力信号を生成するもの
であり、したがって、ＡＧＣループ利得や応答性を考慮
して検波回路７の時定数を信号ａのバースト信号Ｃの期
間よりも充分長（設定したとしても、バースト信号Ｃの
レベルに正確に応じたレベルのＡＧＣ検出信号を得るこ
とができる。換言すれば、検波回路７の時定数は入力信
号ａのサンプリング時定数とは独立に設定できて、しか
も充分ＡＧＣをかけることができ、検波回路７の設計の
自由度が増すことになる。

〔発明の効果〕

以上説明したように１本発明によれば、検波回路の時定
数を対象とする信号のサンプリング時定数とは独立に設
定することができるから、この対象とする信号からサン
プリングすべきバースト信号の期間が非常に短かいもの
であっても、最適なＡＧＣループ利得や応答性が得られ
るように検波回路の時定数を設定することができて、優
れたＡＧＣ特性を得ることができる。

【図面の簡単な説明】

第１図は本発明によるサンプリングＡＧＣ回路の一実施
例を示すブロック図、第２図はその動作説明図、第３図
は第１図における制御信号発生回路の一具体例を示すブ
ロック図、第４図はＡＧＣ回路における検波回路を示す
回路図、第５図は従来のサンプリングＡＧＣ回路の検波
回路を示す回路図である。 １・曲・可変利得回路、２・・・・・・アナログ・デジ
タル変換器、３・・・・・・サンプリングスイッチ、４
・・・・・・デジタル・アナログ変換器、５・・曲アド
レスカウンタ、６・・・・・・メモリ、７・・・・・・
検波回路、８・・曲ローパスフィルタ、９・・開制御信
号発生回路、　　１０・・・・・・信号入力端子、１１
・・・・・・外部制御信号六方端子、１２・・・・・・
信号出力端子。 代理人　弁理士　　武　順次部（ほか１４坤 、安 ・）甲 第２図 ： Ｔｍ−／　　　　　　　Ｔｍ 第３図 ｌ 第４図　　　　　　第５図

Claims (1)

【特許請求の範囲】
1. 可変利得回路と検波回路とローパスフィルタとを備え、
   該可変利得回路の出力信号中一定周期で基準となるレベ
   ルを有するバースト信号の該レベルを該検波回路で検出
   し、該検波回路の出力信号を、ローパスフィルタを介し
   、ＡＧＣ検波出力信号として可変利得回路に供給するこ
   とにより、該可変利得回路の出力信号中のバースト信号
   のレベルを一定にするようにしたサンプリングＡＧＣ回
   路において、該可変利得回路の出力信号をデジタル信号
   に変換するアナログ・デジタル変換器と、該デジタル信
   号から前記バースト信号を抽出するサンプリングスイッ
   チと、該サンプリングスイッチからのバースト信号が書
   き込まれるとともに書き込まれた該バースト信号を繰り
   返し読み出して連続した信号を出力するメモリと、該連
   続した信号が供給されるデジタル・アナログ変換器とを
   設け、該デジタル、アナログ変換器の出力信号を前記検
   波回路に供給するように構成したことを特徴とするサン
   プリングＡＧＣ回路。