JPS61282919A - モジユ−ラユニタリデイスクフアイルサブシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は、ディジタルコンピュータのための回転ディ
スクデータ記憶周辺装置に関するものである。より特定
的に言えば、この発明は、小型化された、プラグイン回
転固定ディスクファイルサブシステムモジュールに関す
るものである。

次のアメリカ合衆国特許および同時係属中の特許出願は
、この開示と直接関係がある。

回転ディスクデータ記憶装置のためのデータトランスデ
ユーサ位置制御システムについてのアメリカ合衆国特許
第４，３９６，９５９号（現在第３２．０７５号）。

回転ディスクデータ記憶装置のためのデータトランスデ
ユーサアクチュエータ制御システムについてのアメリカ
合衆国特許第４，４１９，７０１号。

回転剛体ディスクデータ記憶装置についてのアメリカ合
衆国特許第４．５１６．１７７号。

回転剛体ディスクデータ記憶装置のデータトランスデユ
ーサアセンブリのための空力的に開放された安全ラッチ
について、１９８２年１１月８日に出願されたアメリカ
合衆国特許出願連続番号箱０６／４３９，８９７号（現
在アメリカ合衆国特許第４．５３８，１９３号）。

回転ディスクデータ記憶装置の改良について、１９８２
年１１月２６０に出願された、アメリカ合衆国特許出願
連続番号節０６／４４４．５２３号。

ディスクファイルアクチュエータのための空力ラッチに
ついて、１９８５年４月２５日に出願された、アメリカ
合衆国特許出願連続番号筒０６／７２８．６７４号。

光学エンコーダアセンブリについて、この出願と同じ日
に出願された、アメリカ合衆国特許出願連続番号筒７４
１，１７９号。

コンパクトヘッドおよびディスクアセンブリについて、
この出願と同じ日に出願された、アメリカ合衆国特許出
願連続番号筒７４１，１７８号。

マイクロプロセッサ制御剛体ディスクファイルサブシス
テムについて、この出願と同じ日に出願された、アメリ
カ合衆国特許出願連続番号筒７４１．５８８号。

改良された光学エンコーダについて、この出願と同じ日
に出願された、アメリカ合衆国特許出願連続番号筒７４
１．１７４号。

ディスク駆動機構（またディスクとして公知である）は
、大および小ディジタルコンピュータシステムの両方で
ユーザデータを記憶しかつ検索する標準装置となってい
る。そのような駆動機構は、たとえばデータを記憶する
磁気媒体でコーティングされた、取り外し可能な剛体、
半剛体およびフレキシブルディスクを用いている。光学
データ記憶技術もまた公知である。

この発明によって使用されるタイプのディスク駆動機構
はまた、データトランスデユーサが、「ウィンチェスタ
−」技術として公知であることに従って、エアクッショ
ンまたは空気軸受上の記憶表面の非常に近くで空中を浮
動する密閉された、埃のない環境で、取り外し不可能な
回転記憶ディスクを用いている。これらのディスク駆動
機構は、データ記憶ディスクの主要表面上に形成される
同心データトラックでデータを記憶しかつ検索する。

そのような取り外し不可能なまたは「固定」ディスクに
基づく駆動機構は、各記憶表面上のかなりの量のユーザ
データ、たとえば記憶表面につき５ｏｏｏｏｏｏバイト
のユーザデータを記憶することができる。

電磁ディスクアクチュエータ機構で、回転ディスクに対
して放射状にデータトランスデユーサを動かすことによ
って、ディスク駆動機構は、非常に短い時間内にどのよ
うなデータ位置にも接近することもできる。したがって
、そのような駆動機構は、実質的なデータ記憶容量およ
びランダム高速アクセスの特徴を、記憶されたデータを
含む選択された同心トラックに結合する。

伝統的に、ディスク駆動機構は、巨大であり、かつ次の
ような多数の別個のサブ部分を必要としている：密閉ヘ
ッドおよびディスクアセンブリ；通常ヘッドおよびディ
スクアセンブリで実装される、ヘッドおよびディスクア
センブリのための制御エレクトロニクス、データ記憶表
面のフォーマット化を制御し、かつその後駆動機構によ
って行なわれる各データ記ｔａ（ｔＩ込み）および検索
（読出し）操作を制御する制御装置；およびそのオペレ
ーティングシステムが、コンピュータのユーザに使用可
能なデータ記憶資源として効果的に駆動機構を用いるよ
うに、制御装置および駆動制御エレクトロニクスの両方
を上位コンピュータにインターフェイスするインターフ
ェイス。

時々「パーソナルコンピュータ」と呼ばれ、かつ１８Ｍ
パーソナルコンピュータ　がその実例となる小型コンピ
ュータシステムは、典型的に、少数の付属回路カードの
ための取付位置および電気接続を提供する。これらの付
属カードは、ディスク駆動制御装置、ビデオディスプレ
イ、モデム、付加的なメモリ、および他の機能を提供し
てもよい。通常、そのような付属カードのために割当て
られた空間は、狭く（直径１インチ）かつ細長い。

また、そのような付加的な付属品のために使用可能な電
源はかなり限られている。

伝統的な方法の１つの重大な欠点は、制御エレクトロニ
クス、制御装置およびインターフェイスのために別個の
回路を用いると、回路構成、特に制御、アドレスおよび
データバッファの冗長度、および結果として生じる高電
力消費レベルが生じるということであった。これらの電
力消費レベルは、上位コンピュータシステムが必要とさ
れるより高いレベルを供給するように設計されることを
必要とし、または別個のまたは特殊な電力供給が用いら
れることを必要とした。

伝統的な方法の他の重大な欠点は、ヘッドおよびディス
クアセンブリ、その制御エレクトロニクス、制御装置お
よびインターフェイスを収容するのに必要とされる物理
的空間であった。別個のハウジングが使用されていると
き、重大な欠点は、多数のハウジングによって与えられ
るクラッタ、およびハウジングが多数の導体を保持する
ケーブルと撚り合わされる必要があることであった。ハ
ウジングの外部に延びるケーブル布線およびプラグは露
出されておりかつ故障することが知られており、それに
よってディスク駆動サブシステムを、修理されるまで動
作不能にかつ役に立たないようにする。また、多数のハ
ウジングは、小型パーソナルコンピュータシステムの可
搬性を複雑にしている。

固定ディスク駆動ヘッドおよびディスクアセンブリは、
家庭や現場での修理に役立たない。ディスク駆動格納装
置は、「クリーンルーム」環境での検査およびサービス
のためにのみ安全に開けられてもよい。したがって、小
型固定ディスクファイルの整備は、通常、工場でまたは
１つまたは２．３の中央サービス位置で行なわれる。

当業者に公知のこれらおよび他の欠点に鑑み、ケーブル
布線を用いることなく、かつモジューラサブシテムをプ
ラグインする以外にホストを修正することなく、典型的
に「パーソナルまたは業務用コンピュータ」　（シング
ルユーザ）タイプの小型上位コンピュータシステムへ直
接プラグイン取付けするためのかつその内で用いるため
の、十分に集積化された、非常に小型化された、非常に
低電力の回転する取り外し不可能なディスクデータ記憶
サブシステムモジュールに対し、今日まで未解決の必要
が生゛じている。

目的とともに発明の概要 この発明の一般的な目的は、先行技術のディスクファイ
ルサブシステムの限界および欠点を克服する態様で、上
位コンピュータシステムに直接プラグイン取付けするた
めにかつそれから除去するために、完全なディスクファ
イルサブシステムを小型化しかつそれを小型ユニタリモ
ジュールへ統合することである。

この発明の特定の目的は、付属品の取付けのためにコン
ピュータに設けられる１つの付属ジャック位置を占める
ように、１つのユーザコンピュータにプラグイン取付け
するための、平らで細長い形状ファクタで、小型化され
、十分統合されたディスク駆動サブシステムを提供する
ことである。

この発明の他の目的は、コンピュータのハードウェアの
修正を必要とすることなく、シングル二一ザタイブの上
位コンピュータに直接プラグイン取付けするための、小
型化されたかつ完全な内蔵ユニタリディスクファイルサ
ブシステムを提供することである。

この発明のも゛う１つの目的は、取付けのためにまたは
使用のために特殊な技術または特殊な道具を必要とする
ことなく、コンピュータのユーザによってシングル二一
ザタイブの上位コンピュータに差し込まれかつそれで用
いられてもよい小型化されかつ完全な内蔵ユニタリディ
スクファイルサブシステムを提供することである。

この発明のさらに他の目的は、ディスクファイルの動作
を監視するために１つのマイクロプロセッサを用いる小
型でかつ効果的な電子制御システムを提供することであ
る。

この発明の原理を組み込む上位コンピュータのためのモ
ジューラユニタリディスクファイルサブシステムは、薄
く、小型でかつ囲まれた放射状可動ヘッドおよび固定回
転ディスクアセンブリを含む。細長いブレーナ支持サブ
ストレートは、ヘッドおよびディスクアセンブリを装着
しかつ支持するために、かつディスクに対して放射状に
ヘッドを動かす電子回路エレメントを装着し、保持しか
つ接続するために設けられる。電子囲路エレメントは、
ヘッドを介して固定回転ディスクのデータ記憶表面上に
形成される選択された同心データトラック間からデータ
を記憶しかつ検索するデータ記憶操作を制御するために
、かつデスクファイルサブシステムを上位コンピュータ
とインターフェイスするために設けられる。支持サブス
トレートはさらに、その上の１つの位置にコネクタを含
み、そのコネクタは、電力、制御およびデータ信号を上
位コンピュータから得、かつ制御、状況およびデータ信
号を上位コンピュータに供給するために設けられる。し
たがって、支持サブストレートは、それによって、ホス
トとサブシステムとの間にケーブル布線なく、ホストの
ハウジング内の直接プラグイン装置としてのサブシステ
ムを保持しかつそれを上位コンピュータと相互接続する
。

この発明のこれらおよび他の目的、利点、および特徴は
、添付の図面に関連して示される好ましい実施例の次の
詳細な説明からより明らかとなろう。

好ましい実施例の詳細な説明 第１図および第２図を見ると、小型化された回転固定デ
ィスクデータ記憶サブシステム５は、第１図では、サブ
システム５および細長いフレーム７（第１図に示される
）を操作するのに必要とされる非常にモジュール化され
かつ集積化された電子回路の実質的にすべを保持するプ
リント配線カード６を含む。プリント配線カードは、第
２図に示されるように、真直ぐにされかつ長くされ、か
つフレーム７の代わりに支持サブストレームロＡとして
用いられてもよい。クレーム７の部分として形成され（
第１図）、またはねじによって回路カード６Ａに取付け
られる（第２図）取付フランジのため、サブシステム５
は、シングルユーザコンピュータ、たとえばＩＢＭパー
ソナルコンピュータｔｍの１つの付属スロットに装着さ
れかつそれを占めることができ、それによって直接プラ
グイン電気的取付けを達成す名ことができる。

ヘッドおよびディスクアセンブリ１０ 薄くかつ小型のヘッドおよびディスクアセンブリ１０は
、第３図−第１０図に詳細に描かれかつ以下で論じるが
、ホストへの物理衝撃からアセンブリ１０を絶縁するた
めに設ける実装ハードウェア９を介して、フレーム７（
第１図）またはプリント回路基板δ（第２図）に取付け
られる。

第３図では、アセンブリ１０は、アセンブリ１０の部分
として含まれる他のエレメントのすべてを囲み、整列さ
せ、かつ／または支持するように機能するハウジング１
２を含むものとして示される。ハウジング１２は、好ま
しくは、アルミニウムのような金属鋳造として形成され
る。ハウジング１２は、公知の技術に従って、機械加工
することによって原料から形成されてもよく、かつ形成
された粉末金属を焼結することによって形成されてもよ
い。連続する外周壁１１およびリセス１３（第７図）は
、ハウジング１２を補強し、かつまた製作中に必要とさ
れる材料の量を最少にするのに役立つ。

カバー１４は、ねじ１５を介してハウジング１２に取付
けられ、かつそれによってその内部を囲む。ガスケット
１６は、ハウジング１２の内部を周囲から密閉し、かつ
アセンブリ１０の動作を妨げる粒状異物、たとえば埃の
侵入を防ぐ。プレーザフィルタ１７のため、ハウジング
１２の内部の圧力は、外部の環境に等化することができ
る。２つのボート１８は、カバー１４を介して設けられ
、そのため内部は製作動作中埃粒子を取り除かれること
ができる。シール１９は、取り除いた後、２つのボート
１８を密閉する。

マイクロスコープエアーフィルタ２０は、ハウジング１
２の１つの角２１に装着され、かつ動作中微粒子汚染を
除去するために内部空気を濾過する。

ヘッドおよびディスクアセンブリ１０は、次のような３
つの主要なエレメントまたはサブシステムを含む：第４
図に関連して説明する光学エンコーダサブアセンブリ１
００；第３図および第６図−第８図に関連して説明する
ディスク、スピンドルおよび直接駆動スピンドルモータ
サブアセンブリ２００、および第３図、第５図、第６図
、第８図および第９図に関連して説明する回転アクチュ
エータおよびモータサブアセンブリ３００゜光学エンコ
ーダサブアセンブリ１００ エンコーダサブアセンブリ１００は、３つの主要な部品
を含む。第１の部品は、光で交互に半透明と不透明にな
る放射状マイクロライン１１３を有する可動スケール１
１２である。そのスケール１１２は、第３図および第５
図に示されかつ以下でより詳細に論じられるようにハウ
ジング１２に回転自在に軸支される、限定された角変位
の実質的に平面的な回転アクチュエータフレーム３０４
の棚３０２上に装着される。したがって、この好ましい
実施例では、スケール１１２はまた、最大はぼ３０度の
弧（３０°）に制限される制限された角変位を有する。

エンコーダ１００の第２の部品は、ＬＥＤ光源１１８お
よび鏡１２０を保持する光源ホルダ１１６、光電池アレ
イ１２４および上に重なるマスク〜　またはレティクル
１２６を保持しかつ整列させる光電池アレイキャリア１
２２、光源ホルダ１１６および光電池アレイキャリア１
２２を装着する広げられた円形ヘッドまたはテーブル頂
部１３０を有しかつねじ切りされた円筒シャンク１３２
を有する支持ボルト１２８を備えるユニット化されたエ
ンコーダ構造１１４である。波形ばね座金１３４は、シ
ャンク１３２とハウジングの底部壁部分１３８を介して
形成される円筒開口を取り囲む環状機械仕上台との間に
介装される。円筒開口は、自由に回転するように、それ
を介してシャンクを受けるように大きさを決められる。

留めナツト１４０は、ベース１３８を介して通過された
後シャンク１３２上に螺着し、ボルト１２８およびそれ
がベース部分１３８へ運ぶ他のエレメントを固定する。

光電池アレイ１２４は、上方光電池１２４Ａ１下方光電
池１２４Ｂ、および２つの光電池１２４Ａと１２４Ｂと
の間に位置決めされるＡＧＣ電池１２４Ｃを含む。

ＬＥＤ光源ホルダ１１６ぼ、第４図に示されるように、
ホルダ１１６を介してかつまた光電池アレイキャリア１
２２を介して、かつ支持ボルト１２８のテーブル頂部１
３０に設けられるねじ切りされた開口１９４へ通過する
ねじ１７２によって支持ボルト１２８に固定される。

光電池アイキャリア１２２は、光電池アレイ１２４が装
着される中央井戸１２３を含む。小プリント回路基板１
８６は、光電池アレイ１２４の接続端縁に隣接して設け
られる。細いワイヤは、それから、アレイ１２４の接続
パッドと回路基板１８６の対応するトレースとの間に接
着される。レティクル１２６は、それから、正確な光学
整列で光電池アレイ１２４上に直接装着され、そのため
レティクル１２６の開口は、スケール１１２の放射状マ
イクロライン１１３と協働して、ハウジング１２に対す
るアクチュエータフレーム３０４の位置に関連する多相
インクリメンタル位置電気信号を発生させることができ
る。

ボルト１２８のねじ切りされたシャンク１３２は、第３
図および第７図に示される位置でハウジングを介して通
過する。ボルト１２８は、ハウジング１２の最終組立て
および光学整列中、エンコーダアセンブリ１１４を回転
させることができるスロット１７４（第７図）を含む。

ナツト１４０のため、アセンブリ１１４は、波形ばね座
金１３４の圧縮によって、スケールに対して正確な高さ
でロックされることができる。ナツト１４０は、そのね
じ山に２つの横溝１７６を含む。これらの溝１７６のた
め、ナツト１４０は、一旦エンコーダおよびスケールの
正しい整列が製造工程中達成されると、ボルト１２８へ
かつハウジング１２へ効果的に接着されることができる
。

サブアセンブリ１０の第３部分は、好ましくは、可撓性
のフィルムプリント回路サブストレート１４４に固定さ
れる電子コンポーネントから形成される電子回路１４２
である。サブストレート１４４は、一般に第５図の参照
数字１５４によって示される井戸の、エンコーダサブア
センブリ１０に隣接するハウジング１２の内部に置かれ
るようにされる。

サブストレート１４４は、３つの一体化した可撓性の接
続拡張部分を含み、第１拡張部分１４６は、第４図の破
断リード線によって示される位置で、ねじ１５６によっ
て小回路基板を介して光検出器アレイ１２４に接続する
ことができる。第２拡張部分１４８は、ＬＥＤ光源１１
８へ延び、かつ回路１４２をそこに接続することができ
、かつ第３拡張部分１５０は、サブアセンブリ１１０を
、それでヘッドおよびディスクアセンブリ１０が用いら
れてもよいディスク駆動制御エレクトロニクス回路カー
ド６．６ａに直接全体的に電気接続することができる適
当なプラグ１５２を含む。プラグ１５２を介するこの接
続は、ハウジング１２にとって外部であり、かつ薄いフ
ィルム拡張部分１５０は、ハウジング１２とガスケット
１６との間を、外部接続位置まで通過し、電気トレース
は、絶縁ガスケット１６に隣接し、かつマイラーサブス
トレートはハウジング１２のリップ部分に対している。

光学エンコーダ回路１４２ 第１８図に概略的に描かれるように、集積回路Ｕ１は、
４つの演算増幅器ＵＩＡ、ＵＩＢ、ＵＩＣおよびＵＩＤ
を含む。増幅器ＵＩＡは、電流−電圧変換器であり、か
つ光検出器アレイ１２４の上方光電池１２４Ａのアノー
ドに接続される反転している入力を有し、かつ増幅器Ｕ
ＩＢは、アレイの下方光電池１２４Ｂのアノードに接続
される反転している入力を有する電流−電圧変換器であ
る。コンデンサＣ４および抵抗器Ｒ１２を備える負帰還
回路は、変換器ＵＩＡの周波数応答および利得を調節し
、かつコンデンサＣ３および直列抵抗器Ｒ９およびＲＩ
Ｏの類似のしかも調節可能な回路網は、変換器ＵＩＢの
周波数応答および利得を調節する。抵抗器ＲＩＯは可変
であり、そのためＵＩＢの利得特性は、変換器ＵＩＡの
利得特性と同じにされてもよい。

基準電圧Ｖｒｅｆは、直列抵抗器Ｒ３および５゜Ｏｖツ
ェナーダイオードＣＲＩを備える回路網を介して、上位
コンピュータからの１２Ｖ供給バスから導かれる。Ｓ、
ＯＶに走電圧化されたツェナーは、演算増幅器ＵＩＣの
非反転入力に印加される。抵抗器Ｒ２およびＲ１の抵抗
回路網は、共通の接続点で、増幅器ＵＩＣの反転してい
る入力と、コネクタＪ２−２を介して光検出器アレイ１
２４の共通のカソードサブストレートに接続する基準電
圧Ｖｒｅｆとへのフィードバック経路を提供する。抵抗
器Ｒ１およびＲ２の値は、増幅器ＵＩＣの出力にある電
圧を決める。この出力電圧は、次のような２つの調整可
能な回路網に供給される：変換器ＵＩＡの動作を制御す
るために抵抗器Ｒ１６、Ｒ１７およびＲ１８を備える第
１回路網、および変換器ＵＩＢの動作を制御するために
抵抗器Ｒ１３，Ｒ１４およびＲ１５を備える第２回路網
。

抵抗器Ｒ１８およびＲ１５は、それぞれ光電池工２４Ａ
および１２４Ｂの電気特性が明暗の範囲にわたる電圧出
力によって個々に制御されかつ等化されるように個々に
調節可能である。またこれらの２つの調整Ｒ１８および
Ｒ１５のため、トリミングされるべき多相エンコーダ１
０の各光電池１１２．１１４が、各光電池での明るい状
態と暗い状態の最大限間で電流振幅の損失なく、スケー
ル１２とマスク２６との間の特定のギャップを調節する
ことができる。

アレイ１２４の自動利得制御（ＡＧＣ）セル１２４Ｃは
、コネクタＪ　２−３１を介して演算増幅器ＵＩＤの反
転している入力に接続される。増幅器ＵＩＤの反転して
いない入力は、Ｖｒｅｆ接続点に接続される。増幅２’
ｊＵＩＤの出力は、また上位装置の５ＶバスからＬＥＤ
光源１１８のアノードに電流を供給するドライバトラン
ジスタＱ１に接続される。光源のカソードは、２つの限
流抵抗器Ｒ４およびＲ５を介して接地に接続される。抵
抗器Ｒ６およびＲ７の直列回路網は、ＡＧＣ光電池１２
４Ｃによって出される電流と結合して、演算増幅器ＵＩ
Ｄによって出され、かつドライバトランジスタＱ１を介
してＬＥＤに実際に印加される電流を制御する。Ｒ６は
、ＬＥＤ１１８を介して零入力電流を制御するために調
節可能である。

ディスクおよびスピンドルモータサブアセンブリ２００
は、３つのねじ２０５によってハウジング１２の井戸２
０４に装管する非常に薄くかつ平らな直接駆動、ブラシ
レススピンドルモータ２０２を含む。ねじ２０５は、開
放井戸２０４に隣接する環状の機械仕上げ面とかみ合う
、モータ２０２の周辺フランジ２０６の開口を介して通
過する。

ハウジング１２のフランジ２０６の下方表面および接面
２０８は機械仕」二げされ、そのためモータ２０２は、
それによってハウジング１２と気密配置で密閉される。

モータ２０２は、下方フランジ２１２を存する回転ハブ
２１０を含む。データ記憶ディスク２１４は、ハブ２１
０上にかつフランジ２１２に対して装着する。フランジ
２１２は、ハウジング１２の内側にデータディスク２１
４を正しく整列させるようにされる高さを有する。ディ
スク２１４は、両方の主要表面上を磁気記憶装置材料、
たとえば酸化第一鉄またはメッキでコーティングされ、
かつコンパクトヘッドおよびディスクアセンブリ１０の
記憶媒体を提供する。好ましい実施例では、ディスクは
、はぼ９５ｍｍの直径を有し、かつフォーマット化され
たデータの１０００００００バイトを越えて容品に記憶
する能力を有する。

好ましくは低質量プラスチック材料から形成されるエア
フロー発生器ディスク２１６は、１つの軸留めねじ２１
８によってハブ２１０の頂部に取付けられる。記憶容態
はエアフロー発生器ディスク２１６を第２磁気媒体デー
タ記憶ディスク２１５と置換えることによって、かつ付
加的なデータトランスデユーサおよび支持アームを回転
アクチュエータアセンブリ３００に加えることによって
倍にされてもよい。第２データ記憶デイスク２１５は、
第１１図に概略的に示される。ディスク２１６を介する
２つの対抗する周辺開口２２０は、ハブ２１０の頂部上
の２つの開口２２２と整列する。スパナレンチは、ねじ
２１８が締められている間ハブ２１０が回転するのを防
ぐために用いられる。スパナレンチには、開口２２０お
よび２２２と整列される２つのピンが設けられる。その
ピンは、開口２２０および２２２を介して通過し、かつ
それによってねじが所定位置にロックされるとき頂部デ
ィスク２１６およびハブ２１０を整列させる。頂部ディ
スク２１６とデータディスク２１４との間のスペーサ２
１３は下方フランジ２１２に対してデータディスク２１
４をロックする。

スピンドルモータ２０２の頂部表面は、埋込みおよび遮
閉領域２２４を含み、そこには、モータ２０２の内部で
発生される電磁界によって下方表面上に記憶されるデー
タの汚染を防ぐために、電磁シールドが置かれる。

第５図に見られるように、空力的に開放されたシツピン
グラッチ２３０は、ハウジング１２の垂直ポスト２３２
（第３図）上に回転自在に装着される。ラッチ２３０の
ベーン２３４およびフラグ２３６は、ディスク２１４お
よび２１６が時計方向に回転することによって発生され
るエアフローによって偏向される。エアフローは、時計
方向にラッチ２３０を付勢するバイアスばね（示されて
いない）によってかけられる力を克服するのに十分であ
る。回転アクチュエータ３００のカウンタウェイト３０
６に設けられる切欠き２３８は、ディスク２１４および
２１６が回転しない（かつエアフローがない）とき、指
状部分２４０によって係合される。この配置は、回転ア
クチュエータ３００をランディングゾーン位置に引っ掛
ける。

電力がヘッドおよびディスクアセンブリから除去される
とき、モータ２０２、スピンドル２１０およびディスク
２１４，２１６に記憶される慣性に応答してスピンドル
２０２が回転することによって発生される逆起電力は、
ディスク回転が終わりかつ空力ラッチ２３０がもはやエ
アフローによって偏向されなくなる前に、アクチュエー
タをランディングゾーン位置に戻すために、回転アクチ
ュエータ３００に自動的に印加される。この電子復帰ば
ね特性を、電気回路エレメントに関連して以下で説明す
る。

ヘッドおよびディスクアセンブリ１０に対する重要な要
求は、スピンドル２１０がフレームに効果的に接地され
るということである。通常、電気ブラシは、スピンドル
軸とモータに対して外部のハウジングとの間で接触する
。しかしながら、そのような配置は、モータの高さ、お
よびヘッドおよびディスクアセンブリの全体の厚さをか
なり増す。したがって、接地している機構２５０（第６
図）は、モータ２０２のスピンドルシャフト２５２内に
完全に置かれてもよいことが知られている。

好ましい機構は、中空スピンドルシャフト２５２の内部
にばね負荷されたポールチップ２５４を含む。チップ２
５４は、導電材料、たとえば炭素含浸プラスチック樹脂
材料であり、かつそれは、非常に導電性の硬化材料、た
とえばモータ２０２の固定囲い２５８に固定されかつ接
続されるステンレス鋼のパッド２５６と直接接触する。

囲い２５８は、ねじ２０５によって周辺フランジ２０６
でハウジング１２に接地される。

この発明の１つの重要な局面は、スピンドルモータ２０
２の多数の巻線を駆動するのに必要とされる電子回路が
ハウジングに直接埋込まれるということである。第７図
に示される配置は、ハウジング１２への駆動回路構成の
直接放熱を可能にする。第７図では、小プリント回路モ
ジュール２６０は、モータ２０２からケーブル２６２に
プラグを差し込み、かつまたハウジング１２の背面に形
成されるチャンネル２６６に配設されるケーブル２６４
を介して、ヘッドおよびディスクアセンブリ１０の外部
で回路基板６にプラグを差し込む。

集積回路モータ駆動機構２６８、たとえば第７図および
第８Ａ図に示されるように、そのビンが回路基板２６０
に接続される、シカゴ、イリノワ６００６　（Ｃｈｉｃ
ａｇｏ、ｌ１ｌｉｎｏｉｓ６００６）のロ立アメリカ社
によって供給されるタイプＨＡ１３４２６は、回路基板
２６０１およびそのたいていが基板２６０の下面に位置
決めされるそのコンポーネント（第８Ｂ図）を保持する
ために、下方表面プロフィールから十分な深さでハウジ
ングに形成される井戸２７２に、ハウジング１２の背面
に直接装着されるフランジ２７０を含む。ねじ２７３は
、集積回路のヒートシンクフランジ２７０を、井戸２７
２の内部で、ハウジング１２に直接固定する。

３相モータ２０２のための回路構成は、第８Ａ図に描か
れ、従来公知でありかつ理解されているように、モータ
が、Ｙ巻きされており、かつモータのアーマチャの回転
永久磁石に配設される小さい永久磁石に応答する３つの
ホール効果発生器Ｕ。

Ｖ、Ｗによって３相通信信号を発生させることを示す。

第４ホール効果トランスデユーサＩは、ヘッドおよびデ
ィスクアセンブリ１０に対して外部の制御エレクトロニ
クスに最終的に供給されるインデックス信号を１回転に
つき１度発生させ、かつ出す。

モジューラ回路基板２６０の底部および内部平面図（第
８Ｂ図）は、回路基板２６０上のディスクリートなコン
ポーネントのための１つの受入れることができるレイア
ウトの形式を示し、ディスクリニドなコンポーネントの
２つの他はみな、ハウジング１２のプリント回路基板と
、対面している底部壁との間に装着される。この配置は
、これらのコンポーネントを物理損傷から防ぎ、かつモ
ジュール２６０上で保持される回路の修理が常に必要と
されれば、検査装置を容易に取付けることができる。ま
た、テーブルは、回路モジュール２６０にプラグを差し
込み、そのため回路モジュール２６０は、他の回路構成
を妨害することなく、かつ埃のないハウジング１２に入
る必要なく、非常に容易に除去されかつ取換えられるこ
とができる。

回転アクチュエータサブアセンブリ３００ヘツドおよび
ディスクアセンブリの第３主要サブアセンブリは、第３
図、第５図、第６図、第７図、第９図および第１０図に
様々なレベルの細部で描かれる、非常に平らでかつ薄い
回転アクチュエータサブアセンブリ３００である。既に
述べたように、アクチュエータ３００は、好ましくは鋳
造されたまたはスタンピングされたアルミニウムから形
成される平らなフレーム３０４を含む。フレーム３０４
は４つの領域を含む。光学エンコーダ１００のスケール
１１２を支持する領域３０２は既に論じられている。

フレーム３０４の第２領域は、その２つの端部が連結ピ
ン３１０で接続可能である１つの巻線３０８の三角形の
電磁コイル３０７を整列させかつ支持するためである。

コイル３０７は、ボビン上で巻かれ、かつそれから、適
当な成形材料３１１でフレーム３０４に一体的に成形さ
れる。領域３１２は、成形プロセス中ボッティング材料
で満たされるフレーム３０４を介して通過する穴を示し
、そのためコイル３０７は、フレーム３０４に対して放
射状にかつ平らな大きさで正確に整列されてもよい。

フレーム３０４の第３領域は、第６図に示されるように
、データディスク２１４の２つの主要なデータ記憶表面
に近接して配設される２つの対抗している「浮動ヘッド
」データトランスデユーサ３２０．３２２をそれぞれ支
持する２つのアーム３１６．３１８のための支持拡張部
分３１４を提供する。ディスク２１４の回転中、トラン
スデユーサ３２０，３２２は、「ウィンチェスタ−」技
術として公知のことに従って、データ表面に非常に近接
して空気軸受上を動くすなわち「浮動する」既に述べた
クレーム３０４の第４領域は、カウンタウェイト３０６
を支持し、その質量は、フレーム３０４の他の領域を釣
り合わせるように、かつまた前で説明した空力的に開放
されたシツピングラッチ２３０と協働するように選択さ
れる。カウンタウェイト３０６は、ねじ３０９によって
フレーム３０４に取付けられる。

アクチュエータフレーム３０４は、その質量および慣性
を減じ、かつ開口３０１を規定するフレーム３０４の内
部壁土に形成される対抗している表面３１５，３１７を
係合するようにされる１つの破壊止めボスト３１３のた
めの便利な位置を提供する中央開口３０１を含む。ボス
ト３１３は、ハウジング１２の適当な開口３１９にプレ
ス嵌めされる。円筒ゴムガスケット３２１は、ボスト３
１３上を滑り、かつポスト３１３にかかるフレーム３０
４の衝撃を減衰する。破壊止めポスト３１３は、表面３
１５．３１７間のアーク長と結合して、アチュエータ３
００の変位を予め定められた最大値まで制限する。この
変位の制限は、トランスデユーサがデータディスク２１
４から外れるのを防ぎ、かつスピンドルハブ２１０の下
方フランジ２１２にぶつかるのを防ぐのに極めて重要で
ある。

回転アクチュエータスピンドルは、ハウジング１２から
上向きに装着される固定シャフト３２４を含む。座金３
２６、下方軸受３２８、スペーサ３３０、波形ばね座金
３３２、上方軸受３３４、および留め座金３３６および
ねじ３３８は、すべて協働してアクチュエータフレーム
３０４のための自由回転ジャーナルを提供する。これら
のエレメントは、フレーム３０４を介して設けられる軸
円筒開口３４０に装着されかつ含まれ、かつそのためフ
レーム３０４は、はぼ３０°の弧を横切って動くことが
でき、かつそれによってディスク２１４の各データ表面
上に形成される多数の同心データトラックの各々が回転
アクチュエータ３００の動作によってアクセスされるよ
うに、トランスデユーサをデータディスク２１４のデー
タ表面を横切って放射状に動かすことができる。

下方永久磁石３５２を支えるフラックスリターン磁石プ
レート３５０は、ねじ３５３によってハウジング１２に
装着され、かつ上方永久磁石３５６を支える」１方フラ
ックスリターン磁石プレート３５４は、ねじ３５７によ
ってハウジング１２に装着される。第１０図に見られる
ように、コイル３０７は、２つの対抗している永久磁石
３５２と３５６との間に配設される。

各磁石３５２．３５４は、磁極反転の２つの領域を有す
るように磁化される。磁極は、磁石３５２．３５４の主
要表面にあり、かつ互いに相補形であり、そのため非常
に強い磁束領域は、２つの磁石３５３および３５６の２
つの対抗面間のギャップに存在する（第１０図）。磁極
反転領域３５８は、一般に、各磁石３５２，３５４を２
分する。

これは、電流がそれを介して通過するコイル３０７上の
たとえば左側（第１０図）での磁束の効果は、たとえば
右側での磁束効果を増すほどである。

というのは電流は、１つの巻線３０８を介して一方向に
のみ通過しているからである。

ヘッド選択および増幅器回路 薄く非常に可撓性のマイラー回路接続フィルム３６０は
、データトランスデユーサ３２０，３２２に直接接続す
るように設けられる。この細長く非常に可撓性のかつ耐
久性のあるコネクタフィルム３６０は、好ましくは上方
フラックスリターンプレート３５４上に装着され、かつ
トランスデユーサ３２０，３２２を作動するのに必要と
される読出し書込み駆動回路構成およびヘッド選択回路
構成のいくつかを支えるより大きい可撓性のマイラープ
リント回路３６２から延びる。回路３６２の平面図は、
第１３Ｃ図として描かれる。マイラー回路３６２のため
の接続拡張部分３６４は、光学エンコーダサブアセンブ
リ１００のための接続部分１５０を通過するのと同じ線
形端縁に沿って、ガスケット１６と周辺壁の上方面との
間の駆動機構から外部に向かって延びる。フィルムによ
って支えられる回路のための回路エレメントおよび接続
の電気回路図は、第１３Ａ図として描かれる。

そこでは、モノリシック集積回路３６６は、６つのチャ
ンネル（６つのヘッドトランスデューザ）ヘッド選択お
よび増幅機能（第１３Ｂ図）を提供する。２つのヘッド
選択チャンネルＨ４およびＨ５だけが、サブシステム５
のヘッド３２０．３２２間で選択する際に活動状態にあ
る（第１３ａ図を参照）。付加的なデータ記憶ディスク
２１５が用いられれば、４つのチャンネルはヘッド選択
動作中、活動状態にある。この回路３６６は、好ましく
は、シリコンシステム社（ＳｉｌｉｃｏｎＳｙｓｔｅｍ
ｓ　　Ｉｎｃｏｒｐｏｒａｔｅｄ）によって製造される
タイプＳＳＩ　　１１７またはその均等物である。

回路カード６ ４つの可撓性の回路サブストレートは、ヘッドおよびデ
ィスクアセンブリ１０から延びる。これらのサブストレ
ートは、薄く可撓性のマイラーフィルム上に形成される
導電トレースであってもよく、または薄くかつ平らなワ
イヤケーブルであってもよい。いずれにしても、１つは
、外部読出／書込チャンネルを有する内部ヘッド読出／
書込エレクトロニクスを接続するジャック３４９へ通じ
、もう１つは外部アナログ／ディジタルサーボエレメン
トを有する光学エンコーダサブアセンブリ１００を接続
するジャック１５２へ通じ、もう１つは、回路基板６回
路構成を有するスピンドルモータ制御モジュール２６０
を接続するジャック３５３へ通じ、かつ最後の３５５は
、ヘッドおよびディスクサブアセンブリ１０内の回転ヘ
ッド位置決めアクチュエータ３００のコイル３０７から
、アナログ／ディジタルサーボエレメントの部分である
外部駆動エレクトロニクスへ通じる。

小さい両面プリント回路カード６は、（既に述べてきた
ヘッドおよびディスクアセンブリ内の回路構成を除いて
）この発明の制御システムに必要とされるエレメントの
すべてを支える。

回路カード６は、パーソナルコンピュータ（上位システ
ム）の付属または周辺回路カードコネクタの対応する接
続ピンを係合する正しく整列された接続トレース３６７
を有する従来のエツジコネクタ領域３６５を含み、そこ
で記憶サブシステム５が、エツジコネクタ領域３６５上
のトレース３６７を介して単に取付けられかつ接続され
る。

４つのプラグ３６９，３７１，３７３および３７５は、
既に説明したジャック３４９，１５２゜３５３および３
５５をそれぞれ受ける回路カード上に設けられる。これ
らのプラグのため、ヘッドおよびディスクアセンブリ１
０の内部の回路構成は、回路カード６上に支えられる回
路構成へ延び、かつそれに接続されることができ、かつ
エツジコネクタ３６５を介して上位システムから電力が
供給されることができる。

エレクトロニクスの概観 次の主要回路エレメントは、一般に第１図および第２図
に示される位置のプリント回路カード６上に含まれる。

（これらの回路エレメントは、第１２図のレイアウト図
にしたがってともに配置されかつ読まれるとき、第１１
図の構築外観に従ってかつ第１２ａ図ないし第１２ｉ図
からなる詳細な接続図に従って相互接続される。） １つの、プログラムされた、逐次状態モノリシックマイ
クロコンピュータ３８１は、時々「マイクロプロセッサ
」と呼ばれるが、サブシステム５の全体制御を提供する
。マイクロコンピュータ３８１は、好ましくは、日本の
ＮＥＣ社によって製造されるタイプ７１３１０、または
その均等物である。マイクロコンピュータ３８１は、１
つの中央演算処理装置（ＣＰＵ）、および１つの論理演
算装置（ＡＬＵ）、ならびに他の内部支持構築を含む。

それは、一度に１つの命令のみ実行する。

タイプ７８１０は、８つの多重選択アナログ入力を有す
る内部アナログディジタル変換器を含む１チツプの、５
Ｖ、８ビツトのマイクロコンピュータである。アナログ
ディジタル変換器は、どんな電圧が選択された入力で生
じようとそれを、プログラム制御下のマイクロコンピュ
ータ３８１によっていつでも読出されるディジタル値に
変換することによって連続的に動作する。

マイクロコンピュータ３８１はまた、８ビットＲＡＭ、
多機能タイマ／事象カウンタ、汎用の直列および並列イ
ンターフェイスならびに入力／出力ボート、およびマス
ク可能およびマスク不可能な割込能力による２５６を含
む。マイクロコンピュータ３８１はまた、外部メモリを
直接制御してもよく、かつこの発明の制御システムの監
視機能を実行する際にマイクロコンピュータ３８１が実
行すべき命令を含むための外部プログラムメモリを必要
とする。各命令サイクルは１マイクロ秒を必要とし、か
つマイクロコンピュータ３８１のための基本クロック周
波数は１２ＭＨｚである。マイクロコンピュータ３８１
のソフトウェア制御機能を、すぐ後でより詳細に論じる
。

マイクロコンピュータ３８１は、その電気線がアドレス
情報およびデータ情報の両方を異なる時間で運ぶように
、多重バス構造を利用する。これらの時間は、１つの機
械サイクルでバスがアドレス指定情報を運び、かつ次の
サイクルでこのバスがデータ情報などを運ぶように、交
互に起こる。

マイクロコンピュータ３８１内の２５６バイトランダム
アクセスメモリは、スタックとして用いられ、かつマイ
クロコンピュータの動作に必要とされる汎用レジスタの
すべてを提供する。

８キロバイト外部固定プログラム記憶装置３８３は、マ
イクロコンピュータ３８１に接続され、かつマイクロコ
ビュータ３８１がディスクファイルサブシステム３３１
の動作中実行する命令を含む。これらの命令は、この明
細書の最後にリスティングとして示される。

マイクロコンピュータ３８１は、制御システムの中心部
であり、かつ２つの全体タスクを有する：それは、サー
ボ制御ループを介するヘッドおよびディスクアセンブリ
１０の電磁音声コイルアクチュエータ３００を介して放
射状ヘッド位置を監視しかつ制御し、かつ制御装置／イ
ンターフェイスを介するホストおよびディスクデータ記
憶表面へのかつそこからのデータブロックの転送を開始
しかつモニタすることによって、上位コンピュータシス
テムからのコマンドに応答する。

データ読出／書込動作およびデータ転送動作全体を通じ
て、マイクロコンピュータ３８１が、そのような動作の
進行をモニタしており、かつデータが読出されまたは書
込まれているトラックの中心線でそれがヘッド３２０．
３２２をしっかりとサーボしているように、ヘッド位置
サーボループに追従するトラックを同時に制御している
。

トラック位置決めおよび追従サーボ サブシステムサーボは、２つの機能を果たす。

第１に、トラック追従動作中各データトラックの中心線
と整列して読出／書込データトランスデユーサヘッドを
保持しなければならない。第２に、トラックシーク動作
を行なうことが可能であり、それによってヘッド３２０
．３２２は公知の出発トラック位置から所望の行先トラ
ック位置まで急速にかつ正確に動かされなければならな
い。すべてのサーボ動作は、音声コイルアクチュエータ
３００のコイル３０８を介して通過する回路を制御する
マイクロコンピュータ３８１によって制御されかつ監視
される。

アナログ／ディジタルサーボ回路３８５はマイクロコン
ピュータ３８１に接続され、かつ回路３８５は、ヘッド
およびディスクアセンブリのデータトラックシーク動作
およびトラック追従動作でサーボ制御ループ機能を実行
するのに必要とされる回路エレメントを提供する。この
モノリシック回路３８５を、第１８図に関連して以下で
より詳細に説明する。

前で説明した光学エンコーダアセンブリ１００は、スケ
ール１１２の位置を示す相対光レベルに応答し、かつそ
の光レベルを直角位相にある２つの位相信号Ｐ１および
Ｐ２へ変換する。これらの位相信号は、アセンブリ１４
２の電流−電圧変換器ＵＩＡおよびＵＩＢによって電圧
に変換され、かつそれから、アナログ／ディジタルサー
ボチップ３８５を介してマイクロコンピュータ３８１内
のアナログディジタル変換器に供給される。エンコーダ
の回路構成を、第１８図に関連してここでより詳細に延
べかつ論じる。

アナログ／サーボチップ３８５および関連する回路構成
は、ディジタル位置値を駆動電流に変換し、かつ駆動回
路３９０を介するこれらの電流を参照数字３００がつけ
られ、かつ記号データトランスデユーサヘッド３２Ｇお
よび移動しているスケール１１２を相互接続する破線に
よって第１１図に表わされる回転アクチュエータ３００
の巻線３０８に印加する。コイル３０８を介して通過す
る電流の方向および大きさは、データ記憶ディスク２１
４のデータ記憶主要表面上に形成される同心データトラ
ックの間を動く際に、ヘッド３２０の方向および速度を
定める。サーボ回路３８５を、ｉ１７図に関連して以下
でより詳細に説明する。

記憶ディスク２１４ サブシステム５の２０メガバイトのディスク２１４およ
び２１５は、適当な磁気データ記憶材料でコーティング
される２つの主要データ記憶表面２１４ａおよび２１４
ｂを含む。各データ記憶表面は、多数の同心データ記憶
トラックに記憶室を提供し、データ表面ごとに使用可能
な６１２の論理トラックがある。２４の付加的な予備ト
ラックは、媒体欠陥を有するトラックの変わりに用いら
１　　れるように、ディスク表面２１４ａ、２１４ｂの
円周に設けられ、そのためデレクトリーのための上位動
作システムによって必要とされる第１トラツクは、欠陥
がなく、かつそれによってすべての場合信頼性がある。

内部ランディングゾーン領域ＬＺは、フェライトスライ
ダヘッド３２０，３２２が、その下にあるデータ表面２
１４ａ、２１４ｂと実際に接触し、かつそれにランディ
ングゾーン領域ＬＺでのみ可能な摩耗を受けさせるよう
に設けられる。各同心データトラックは、名目上はぼ１
０，４１６バイトを保持し、かつ１８のデータセクタに
分割され、それらの１７は有効なデータの記憶のためで
あり、かつそれらの１つは、媒体欠陥が他の１７のいず
れか１つを使用不可能にするといけないから予備に保持
される。各データセクタはほぼ５６８バイトを含み、そ
れは５１２バイトの有効データを含み、かつその残りは
、セクタアドレスヘッダ、誤り訂正、速度許容限界ギャ
ップフィルタなどである。

スピンドルモータ２０２を制御するモータドライバ回路
構成２６０によって発生されるトラック起点マーカ３９
９は、ディスク２１４の１つ以上のデータ記憶表面２１
４ａ、２１４ｂ上に各データトラ・ンクに対するトラッ
ク中心線情報で予め記録される狭くほぼ２００マイクロ
秒、幅１３θバイトの、１つのサーボセクタ４０１に対
してちょうどよい時間にその位置をマークする。

ディスク２１４は実質的に一定の角速度で回転し、かつ
各回転のための時間期間は名目上１６゜６７ミリ秒であ
る。モータドライバ回路構成は、第８Ａ図に図解され、
かつ集積回路モータドライバ、たとえば７０７Ｗ、アル
ゴンギン　ロード。

アーリントン　ハイド、イリノア　６００６（７００Ｗ
、Ａｌｇｏｎｇｕｉｎ　　Ｒｏａｄ、Ａｒｌｔｎｇｔｏ
ｎ　　Ｈｅｉｇｈｔ、ｌ１ｌｉｎｏｅｓ　　６０００６
）の日立アメリカ社によって提供されるタイプＨＡ　　
１３４２６、またはその均等物を含む。この集積回路は
、ヘッドおよびディスクアセンブリ１０のためのベース
キャスティング１２に直接装着されるフランジを含む。

スピンドルモータ２０２は、Ｙ巻きされ、かつ従来公知
でありかつ理解されているように、モータ１０３を駆動
するのに必要な位相を発生させるために集積回路によっ
て用いられるモータ２０２のアーマチャーの小さい永久
磁石に応答してホール効果トランスデユーサＵ、Ｖおよ
びＷによって３相整流信号を発生させる。

第４ホール効果トランスデユーサｌは、インデックスラ
イン上に１回転につき１度インデックス信号を発生させ
かつ出す。マイクロコンピュータ３８１は、モータ制御
１０５からインデックスラインをモニタし、かつ各イン
デックスマーカ９９間の間隔のタイミングを合わせ、デ
ィスク９６が正しい角速度で回転していることを確かめ
、かつディスク回転が適当でないと定められる場合にサ
ービスしていないサブシステム３１を必要とする。

２つの放射状にずれ、時間がずらされたバーストは、サ
ーボセクタ４０１内の各同心データトラックに設けられ
る。トランスデユーサ３２０は第１バーストを読出し、
かつその振幅値は、マイクロコンピュータ３８１によっ
てサンプリングされかつ送られかつディジタル化される
。トランスデユーサ３２０は、それから、第２バースト
を読出し、かつその振幅値は、マイクロコンピュータ３
８１によってサンプリングされかつ送られかつディジタ
ル化される。ディジタル化された振幅値の差はマイクロ
コンピュータ３８１によって用いられ、トラック追従動
作中容トラックと中心線整列してヘッド３２０を維持す
るために、記憶されかつディジタル化された位相値と結
合されかつコイル３０８に送られる中心線ずれの補正値
を計算する。

６１２のトラックは、５つの連続ゾーンに分けられ、各
々１２８のトラックの４つのゾーン、および各々１００
のトラックの１つのゾーンがある。

トラック中心線データは、各ゾーンのトラックに対し得
られかつ記憶され、かつこのデータは、アクチュエータ
がゾーン内のトラックにヘッド３２０．３２２を置いた
ときはいつでも、初期訂正のために用いられる。ゾーン
タイマは、各ゾーンに対してセットされ、かつ予め定め
られた間隔後時間切れし、ゾーンための新しい中心線情
報は続出／書込動作が可能となる前に得られることを要
求する。これらの構築特徴および微サーボループおよび
トラックゾーンの動作を、参照したアメリカ合衆国特許
第４．３９６．９５９号、第４，４１９．７０１号およ
び第４，５１６．１７７号でさらに詳細に説明し、その
開示をこの場所でこの明細書に参照することによって援
用する。

電子復帰ばね４００ 既に上で構造的に説明した空力的に解放されたばねバイ
アスシツピングラッチ２３０は、ディスク２１４の回転
によって発生されるエアフローによって偏向される。こ
のラッチ２３０は、回転アクチュエータ３００を係合す
る部材を含み、それによってディスク回転が、（周知の
ウィンチェスタ−技術に従って）ヘッドが「浮動する」
空気軸受効果を発生させるのに不十分であるときはいつ
でも、ランディングゾーンＬＺ上のランディングゾーン
位置でヘッド３２０．３２２をロックする。

アクチュエータ３００がヘッド３２０，３２２をランデ
ィングゾーンＬＺに戻すことを確かめるために、第１１
図のスイッチ４００によって表わされる電子復帰ばねが
サブシステム５に設けられる。電力がサブシステム５か
ら失われまたは故意に除去されるとき、この事実に気付
き、かつスピンドルモータ２０２の動作は逆にされる。

すなわちスピンドルモータ２０２は発生器となり、かつ
回転ディスク２１４に記憶される運動エネルギのため、
それが発生させる電気エネルギは回転アクチュエータ３
００のコイル３０８に切換えられる。

ディスク回転がある限り、それによって発生される電気
エネルギは、ヘッドをディスク２１４の内部ランデイン
クゾーンＬＺに戻し、かつヘッドをそこに保持するのに
十分であり、そのためばねバイアスラッチ２３０は、ア
クチュエータ３００を再係合し、かつそれによってヘッ
ド３２０．３２２をその内部ランディングゾーンＬＺで
保持する。

ラッチ２３０および電子ばね復帰４００の力学は、ヘッ
ド３２０，３２２がラッチ２３０が再係合する前のちょ
うど良い時間にランディングゾーンＬ２に戻されるよう
に設計される。

空力シツピングラッチ９８の詳細はさらに、「ディスク
ファイルアクチュエータのための空力ラッチ」として１
９８５年４月２９日に出願された参照した同時係属中ア
メリカ合衆国出願連続番号第０６／７２８，６７４号に
述べられ、その開示をこの場でこの明細書に援用する。

空力ラッチ２３０を電子復帰ばね４０Ｇに結合すること
によって提供される重要な特徴は、従来の機械復帰ばね
によってアクチュエータにかけられる（かつディスクフ
ァイル動作中連続的に克服されなければならない）パイ
アスカが完全に除去されるということである。このこと
は、アクチュエータ３００がかなり低電力消費で動作す
るということを意味し、パーソナルコンピュータ上位シ
ステムの付属ソケットから、サブシステム５のために電
力のすべてを引いているとき考慮しなければならない。

読出／書込チャンネル 読出／書込チャンネル全体は、ヘッドおよびディスクア
センブリ１０内の可撓性の、回路サブストレート３６２
上に支えられ、かつ第１３Ａ図。

第１３Ｂ図および第１３Ｃ図に関連してここで説明する
ヘッド選択および前置増幅器回路３６６を含む。そのチ
ャンネルはまた、第１２Ａ図に概略的に図解される続出
／＠込エレクトロニクス４０９、およびデータセパレー
タ４１１を含む。データセパレータ４１１は、ディスク
２１４上の実際の記録および再生プロセスで用いられる
エンコーディングフォーマット、たとえば２．７コード
へかつそれからデータビットをコード化しかつデコード
する。データセパレータ４１１を、第１９図に関連して
さらに説明する。

制御装置／インターフェイス ディスクファイルサブシステム５のための制御エレクト
ロニクスの制御装置／インターフェイスは、それ自体の
データシーケンサランダムアクセスメモリ４１５を有す
るプログラマブルデータシーケンサ４１３、メモリ制御
装置４し、入力／出力チャンネルインターフェイス４１
９から、メモリ制御装置４１７によってアドレスされか
つデータシーケンサ４１３からのデータを一時的に記憶
する入力／出力データランダムアクセスメモリ４２１を
含む。

ＢＩＯＳ（基本入力／出力システム）固定記憶装置４．
２３は、入力／出力チャンネルインターフェイス４１９
と関連し、かつその動作システムがサブシステム５を利
用しようとするときはいつでも、上位ＣＰＵによって直
接アクセスされかつ実行される基本入力出力プログラム
ルーチンを含む。

実際に、ＢＩＯＳメモリ４２３は、サブシステム５の動
作のために必要とされず、かつそれを含むのは、ユーザ
にとっての便利であるからであり、そのためサブシステ
ム５は、サブシステム５を用いるために必要とされる動
作システムにソフトウェアドライバルーチンを加えるよ
うユーザに要求することなく、パーソナルコンピュータ
上位システムに直接プラグで差し込まれる。

ＢＩＯＳメモリ４２３はまた、ディスクファイルサブシ
ステムの状況および／または誤り状態を時々定めかつユ
ーザに示すためにに１位システムの動作システムによっ
て用いられる誤りおよび状況状態ルーチンの集合を含ん
でもよい。８ビツト３状態バスドライバ４２５は、ＲＯ
Ｍ４２３からのＢＩＯＳプログラムルーチンが上位バス
を介して上位ＣＰＵに転送され、かつ動作システムがＢ
ＩＯＳメモリ４２３をアドレスするときはいつでも実行
されるように、データバスで、ＢＩＯＳ　　ＲＯＭ４２
３と入力／出力チャンネルインターフェイス４１９との
間に介装される。

システムバス 制御バス４３１は、印刷回路カード６全体を通じて延び
る。このバスは、第１１図では単線として記号を使って
示されるが、実際には多くの異なる線である。すべての
線がすべてのエレメントに延びるわけではない。便宜上
、バス線がデータバスまたはアドレスバスでなければ、
それは制御バス線であると考えられる。したがって、理
解を容品にするために記号を使って第１１図に、かつ第
１２Ａ図、第１２Ｂ図、第１２Ｃ図および第１２Ｄ図に
より詳細に示されるデータおよびアドレスバスは、制御
バス全体を構成する線の各々を省略することによりて規
定する。

８ビツトの単方向に向けられたデータバス４３３のため
、マイクロコンピュータ３８１はディジタルアクチュエ
ータ制御値をアナログサーボチップ３８５に送ることが
できる。ディジタルデータは、バス４３３上を、マイク
ロコンピュータ３８１からアナログサーボ３８５へ通過
し、そこでそれは、トラックシークおよび追従動作中、
アナログ値に変換され、かつ回転アクチュエータ３００
の位置を制御するために送られる。

８ビツト時間多重化データおよびアドレスバス４３５は
、マイクロコンピュータ３８１、プログラムメモリ３８
３、データシーケンサ４１３、およびメモリ制御装置４
１７を相互接続する。

６高位ビット（Ａ８−Ａ１３）アドレスバス４３７は、
マイクロコンピュータ３８１およびプログラムメモリ３
８３を相互接続する。プログラムメモリ３８３のための
下位８アドレスビツト（ＡＯ−Ａ７）は、アドレス時間
中データ／アドレスバス４３５上をマイクロコンピュー
タ８１によってメモリ制御装置４１７に送られ、そこで
それらはラッチされ、かつアドレスバス４３９上に送ら
れるように保持され、プログラムメモリ３８３をアドレ
スする。

５ビツトアドレスバス４４１および８ビツトデータバス
４４３は、データシーケンサ４１３、およびせいぜい３
２バイトだけ記憶するその専用小形ランダムアクセスメ
モリ４１５を相互接続する。

入力／出力ランダムアクセスメモリ４２１は、１１ビツ
トアドレスバス４４５を介してメモリ制御装置４１７か
らアドレスされ、一方８ビットデータバス４４７は、デ
ータシーケンサ４４３および入力／出力チャンネルイン
ターフェイス４１９をバッフ７メモリ４２１と接続する
。バッファメモリ４２１は、一時的に入力／出力データ
を記憶し、かつセクタバッファとして機能し、ホストと
サブシステム５との間を通過するすべての状況および制
御情報に加えて、ディスク２１４のデータ表面２１４ａ
または２１４ｂから記憶されまたは検索されているプロ
セスにあるデータの２つのセクタの最大量を保持する。

１３ビツトアドレスバス４４９は、エツジコネクタ３６
５、ＢＩＯＳ　　ＲＯＭ４２３と入力／出力チャンネル
インターフェイス４１９との間を延び、かつ８ビツトデ
ータバスは、３状態バスドライバ４２５を介してＢＩＯ
Ｓ　　ＲＯＭ４２３をインターフェイス４１９およびエ
ツジコネクタ３６５と接続する。

データシーケンサ４１３ データシーケンサ４１３は、第１４図に示されるように
、７つの内部機能ブロックを含むモノリシック大規模集
積回路である。これらのブロックは、レジスタ／制御論
理ブロック４６１を含む。

このブロック４６１は、３２の８ビツト内部制御レジス
タおよび関連する制御論理を含む。レジスタは、データ
転送を制御するパラメータを初期設定するために個々に
書込まれてもよく、かつシーケンサコマンド実行につい
ての状況情報を得るためにマイクロコンピュータ３８１
によって個々に読出されてもよい。このブロック４６１
は、データブロックが取扱われるように、シリンダ、ヘ
ッドおよびセクタ識別データ、状況などを記憶するディ
スクアドレスレジスタを含む。マイクロコンピュータ３
８１は、これらのレジスタに書込むことによって、シー
ケンサ４１３にコマンドを出す。

誤り訂正コード／循環冗長度チェック論理ブロック４６
３は、各セクタのデータおよび識別フィールドにそれぞ
れ付加される、誤り訂正コード（Ｅ　ＣＣ）または循環
冗長度チェック（ＣＲＣ）バイトを発生させかつチェッ
クする。このブロックのため、−標準ＣＣＩＴＴ１６多
項式ＣＲＣまたはプログラマブルＥＣＣのいずれかを用
いることができる。特定の多項式は、長さ６４ビツトま
でであってもよく、かつレジスタ／制御ブロック４６１
に書込まれる値によって初期設定時間で定められてもよ
い。

直並列変換ブロック４６５のため、ホストからの並列デ
ータはディスクに対して直列化されることができる。こ
の論理は、並列と直列データとの間の必要なフォーマッ
ト変換を実行する高速シフトレジスタで実現される。

上位インターフェイスブロック４６７は、データバス４
４７を介して、シーケンサをバッファメモリ４２１に接
続する。ＤＭＡメモリ制御装置４１７は、データがアド
レスバス４４５を介して転送されるべきバッファメモリ
４２１でアドレスを提供する。

ディスクインターフェイスブロック４６９は、読取ゲー
ト、書込ゲート、アドレスマークイネーブルなどのよう
な制御信号を発生させかつ受けるような論理を提供し、
かつまた、データセパレータ４１１および読出／書込回
路４０９および４０７を介して、ディスクへかつディス
クから直列データを通過させる。

マイクロプロセッサインターフェイス４７１のため、マ
イクロコンピュータ３８１は、シーケンサ４１３の動作
を制御しかつその状況をモニタするために、ブロック４
６１の内部制御レジスタを読出しかつ書込むことができ
る。

外部ランダムアクセスメモリ４１５へのインク−フェイ
ス４７３は、アドレスバス４４１およびデータバス４４
３を介して、３２フォーマットパラメータレジスタをア
クセスする。これらのフォーマットパラメータレジスタ
は、ディスク上の各データセクタ内のフィールドの大き
さおよび内容を特定する。各フィールドには２つのレジ
スタがある。一方は、特定のフィールドのバイト数を特
定し、かつ他方は、そのフィールドに含まれる実際の値
を特定する。

モノリシック集積回路、３３９　Ｎ、パーナート　アベ
ニュ、マウンティン　ビュー、カリフォルニア　９４０
４３　（３３９Ｎ、Ｂｅｒｎａｒｄｏ　　Ａｖｅ、、Ｍ
ｏｕｎｔａｉｎ　　Ｖｉｅｗ、Ｃａ１ｉｆｏｒｎｉａ　
　９４０４３）のサイエンティフィック　マイクロシス
テム社（Ｓｃｉｅｎｔｉｆｉｃ　　Ｍｉｃｒｏｓｙｓｔ
ｅｍｓ、Ｉｎｃ、）から人手可能な製品コードＯＭＴ’
ｌ　　ＰＦＭ　　５０５０プログラマブルデータシーケ
ンサは、データシーケンサ４１３の現在好ましい構成で
ある。

データシーケンサ４１３の機能は、データが転送される
べきトラックの正確なセクタを位置決めするために、デ
ータセパレータ４１１から来る直列データストリームを
モニタすることである。データ表面から入ってくるセク
タアドレスが正しいセクタ識別と対応するよう、シーケ
ンサ４１３によって一旦定められると、データ読出また
は書込動作はそれから実行される。

読出動作の場合には、シーケンサは、正しく識別された
ディスクセクタ（５１２バイト）からセクタバッファ４
２１までデータを転送し、そこでデータはそれからイン
ターフェイスを介してホストまで通過されてもよい。書
込動作の場合には、シーケンサは、書込経路を介して（
セクタバッファ４２１に記憶される）ホストから、かつ
選択されたディスク表面２１４上の正しいトラックの正
しく識別されたセクタのデータ領域へ５１２バイトのデ
ータを転送する。

シーケンサ４１３は、これらの転送を１つのセクタとし
て実行するようにプログラムされる。マイクロコンピュ
ータ３８１は、シーケンサが他のコマンドを実行する前
にその動作を完了するまで待っている間、アクチュエー
タ３００をトラック上のサーボにコマンドする。一旦デ
ータのセクタの転送が完了されると、完了信号がシーケ
ンサによってマイクロコンピュータ３８１に送られる。

マイクロコンピュータ３８１は、それから、いかなる誤
りも生じていないことを確かめるために、シーケンサ４
１３内の状況レジスタをチェックすをプログラムし、５
１２バイトのデータをインターフェイス４１９を介して
バッファ４２１からホストに転送する。マイクロコンピ
ュータ３８１は、それから、その転送がうまく完了され
るのを待っている間、トラック上でサーボを続ける。

メモリ制御装置４１７ メモリ制御装置４１７は、データシーケンサ４１３とバ
ッファメモリ４２１との間の、かつバッファメモリ４２
１およびインターフェイス４１９と上位コンピュータと
の間のデータの流れを取扱う低電カモノリシック集積回
路である。それは、選択されたデータ表面２１４上に記
憶されかつそれから検索されるユーザデータの５１２バ
イトブロツクの転送を制御し、かつまたマイクロコンピ
ュータ３８１へのかつそれからのコマンドおよび状況バ
イトの転送を制御する。基本的に、メモリ制御＃１７の
機能は、アドレスバス４４５を介してバッファメモリ４
２１に送られるアドレスを発生させることである。それ
はまた、データブロックがバッファ４２１を介して動か
されているとき、ホストとサブシステム５との間の多重
ブロックデータ転送中、サービス要求フンテンションを
解決する。

メモリ制御装置４１７の３つのチャンネルはサブシステ
ム５によって用いられ、かつワードカウントレジスタお
よびアドレスレジスタは、内部でチャンネルの各々に設
けられる。マイクロコンピュータ３８１は、そこからま
たはそこへデータが転送されるべきアドレス、転送され
るべきバイト数、および転送の方向で制御装置をプログ
ラムする。それは、それから、制御装置４１７でロード
されるこれらのパラメータで、その転送を実行する。

第１５図は、メモリ制御装置４１７の構造の概念図を述
べる。メモリ制御装置４１７の内部で、レジスタおよび
制御論理ブロック４７５は、各チャネルに対して書込お
よび読出レジスタを含む。

書込レジスタは、データ転送を制御するパラメータを初
期設定するために、個々に書込まれてもよい。読出レジ
スタは、データブロック運動コマンド実行についての状
況情報を得るために、使用可能であり、かつマイクロコ
ンピュータ３８１によって個々に読出されてもよい。

アドレス発生器４７７は、アドレスバス４４５を介して
、アドレスをバッファメモリ４２１に発生させかつ出す
。これらのアドレスは、転送されるべきデータを、デー
タシーケンサ４１３を介してディスクに、またはマイク
ロコンピュータ３８１に、または入力／出力インターフ
ェイス４１９に位置決めする。ブロック転送の場合には
、アドレス発生器４７７は、選択されたセクタに対する
データのブロック全体が転送されるまで、アドレス値を
バッファ４２１の次の位置への点に自動的にインクリメ
ントするように動作する。

データシーケンサインターフェイス４７９は、システム
制御バス４３１を介して、レジスタおよび制御論理ブロ
ック４７５をデータシーケンサ４１３の適当な制御線に
接続する。

マイクロプロセッサインターフェイス４８１のため、マ
イクロコンピュータ３８１は、ブロックデータ転送をモ
ニタしかつ制御するために、状況レジスタを読出し、か
つ制御レジスタを書込むことができる。メモリ制御装置
４１７はまた、アドレス／データバス４３５からプログ
ラムメモリ３８３のための（ラッチ）プログラムアドレ
スをデマルチプレクスするために用いられ、かつマイク
ロコンピュータ３８１の制御下で開始されるこれらのア
ドレスは、インターフェイス４８１およびアドレスバス
４３９を介してプログラムメモリに与えられる。

最後に、入力／出力インターフェイス４８３のため、メ
モリ制御装置４１７は、入力／出力チャンネルインター
フェイス４１９の動作を制御することができる。

モノリシック集積回路、３９９　　Ｎ、　ｌ＜−Ｊ−−
ド　アベニュ、マウンテン　ビュー、カリフォルニア　
９４０４３のサイエンティフィック　マイクロシスム社
から人手可能な製品コードＯＭＴ　ＩＰＦＭ　　５０６
０　４チヤンネルメモリ制御装置は、メモリ制御装置４
１７の現在の好ましい構成である。

メモリ制御装置４１７は、サブシステム５と上位システ
ムとの間で、情報、すなわちデータブロックおよびコマ
ンドおよび状況バイトの両方の転送を制御するためにプ
ログラムされる。この点については、制御装置４１７は
、データブロックおよび制御および状況バイトのインタ
ーフェイス４１９を前後に横切る通過を、上位システム
で取扱いかつ調整する。一旦制御バイトのシーケンスが
ホストから受けられると、（典型的には６個の連続する
バイトが、サブシステムがそれに応答するようにプログ
ラムされる４つの予め定められた論理ポートの１つに送
られる）、これらのバイトは、それからマイクロコンピ
ュータ３８１に転送される。

マイクロコンピュータ３８１とバッファメモリ４２１と
の間に直接データ経路はない。マイクロコンピュータ３
８１がコマンドバイトを受け、かつバッファメモリ４２
１を介して状況バイトをホストに送り出すために、その
ようなバイトがデータシーケンサ４１３を介して通過す
ることが必要である。バイトをバッファメモリ４２１に
書込むために、マイクロコンピュータ３８１は、バイト
が書込まれるべきバッファ４２１のアドレスに書込むメ
モリ制御装置４１７の第３チヤンネルをセットアツプす
る。それから、マイクロコンピュータ３８１は、データ
シーケンサ４１３内のレジスタアドレスにバイトを書込
み、かつバイトは、その後すぐに、シーケンサ４１３お
よび制御装置４１７の調整された自動作用によって、１
つのバッファアドレスに自動的に転送される。類似の、
しかし２ステツプの手順が、１バイトのデータをバッフ
ァ４２１からマイクロコンピュータ３８１の内部ランダ
ムアクセスメモリへ移動させるために続けられる。先取
りは、マイクロコンピュータ３８１によって制御装置４
１７をセットアツプした後月いられ、第１バイトをシー
ケンサ４１３へ置く。取出しは、そのバイトをシーケン
サからプロセッサの内部ランダムアクセスメモリへ移動
させるためにそれから用いられる。取出しは、それから
、シーケンスの残りのバイトすべてを転送するために用
いられる。

メモリ制御装置４１７は、バイトごとのハンドシェーク
で、ホストへ前後にデータを移動させる。

一旦通常５１２バイトのセクタ量であるデータのブロッ
クがうまく通過したら、転送の完了は、マイクロコンピ
ュータ３８１に信号で伝えられる。

上位コンピュータは、通常、直接メモリアクセスで、サ
ブシステム５からかつそれへのデータブロック転送を取
扱い、６コマンドバイトがサブシステム５へ通過された
後、上位中央演算処理装置（ＣＰ　Ｕ）は、データバス
を放棄し、かつデータは、上位メモリ制御装置の制御下
でホストの活動状態のメモリへ直接転送される。バイト
ごとのデータ転送は、プログラムされた入力／出力で、
記憶サブシステム５とコマンドおよび状況バイトのため
のホストとの間で用いられ、そのようなバイトは、ホス
トのアキュムレータレジスタを介して通過する。そのよ
うな転送は、データブロックのために用いられてもよい
が、はるかに多く時間がかかり、かつ剛体ディスクデー
タ記憶装置と通常関連する速度利点を非常に損なう。

入力／出力チャンネルインターフエイス４１９入力／出
力チャンネルインターフェイス４１９は、特種目的の低
電力ＶＬＳ　Ｉモノリシック回路として構成される。こ
の回路４１９は、制御装置エレメント４１３，４１７，
３８１およびウィンチェスタ−ディスクサブシステム５
の関連する回路構成を、選択された上位コンピュータ、
たとえばＩＢＭパーソナルコンピュータｔｍの入力／出
力チャンネルバスにインターフェイスするのに必要な回
路構成のすべてを提供する。回路４１９は、バッファさ
れたデータ経路を上位入力／出力チャンネルに提供し、
かつ８つの上位入力／出力アドレスポートヘアクセスす
るためのアドレスデコーディング、バス４４９および４
５１を介して外部ＢＩＯＳメモリ４２３へアクセスする
ためのアドレスデコーディング、および上位バス割込お
よびＢＭＡ転送を制御するための回路構成を提供する。

第１６図に見られるように、回路４１９は、８つの入力
／出力ボート：４つの書込ポートおよび４つの読出ポー
ト（その３つだけが用いられる）を選択することができ
るように、上位Ｉ１０チャンネルからアドレス線Ａ　Ｏ
−Ａ　９をデコードするポートアドレスデコードブロッ
ク４８５を含む。

２つのユーザがアクセス可能なアドレス選択入力ピン−
ＣＮＴＡおよび−ＣＮＰＢは、その上位パーソナルコン
ピュータの多重記憶サブシステム５を使用することがで
きるように、ホストの入力／出力ポートのアドレス範囲
を変えるように設けられる。

ＢＩＯＳメモリアドレスデコードブロック４８７は、Ｉ
１０チャンネルからアドレス線Ａ１３ないしＡ１９をデ
コードし、外部ＢＩＯＳメモリ４２３を読出すことがで
きるＲＯＭ選択信号−ＲＯＭＳＥＬを与える。アドレス
選択入力ピン−ＲＡＤＲは、ＢＩＯＳメモリ４２３のア
ドレス範囲を変化させるために設けられる。入力ビン−
ＲＯＭＤＩＳはまた、ＢＩＯＳアドレスのデコーディン
グを完全に不能にするために設けられる。

制御論理ブロック４８９は、上位入力／出力ポートレジ
スタの続出および書込を制御する論理回路構成、ホスト
へのかつホストからのデータブロック転送、およびホス
トに送られる割込を含む。

このブロックは、ホストがコマンドの完了で介入される
か、かつまたホストへのデータの転送が上位メモリおよ
び制御装置を介して直接メモリアクセスによるかどうか
を制御する２つの内部フリップフロップを含む。これら
のビットは、制御論理ブロックの書込ボートの一方へホ
ストによって書込まれる制御語のビットＤＯおよびＤｌ
によってセットされ、かつ割込要求線ＩＲＱ、およびホ
ストへ延びるデータメモリ要求線ＤＲＱ上の論理レベル
を制御する。データ肯定応答信号−ＤＡＣＫは、ホスト
から制御論理ブロック４８９へ受けられ、データバイト
を受取ったことを示し、かつそれによってホストが他の
データバイトを受ける準備ができていることを信号で知
らせる。

３：１多重／ドライバブロック４９１のため、３つの異
なる上位入力／出力読出ボートの１つは、ホストによっ
て上位入力／出力チャンネル上で読出されることができ
る。これらのボートは、バス４４７上のデータをバッフ
ァメモリ４２１からラッチさせ、かつバイトごとのハン
ドシェークでブロック４９１およびデータバス４５１を
介してホストにデータを出す出力データバッファ４９３
（ボート０）を含む。多重／ドライバブロック４９１は
また、その上に、入力／出力回路４１９の内部の様々な
制御信号の状態をホストに示す制御論理４８９に位置決
めされるハードウェア状況レジスタ（ボート１）、およ
びまた制御論理４８９内の駆動タイプレジスタ（ボート
２）を選択し、そのため上位コンピュータは用いられて
いるディスク駆動機構のタイプを特定する４つの入力の
値を読出すことができる。第４続出ボート（ボート３）
は使用可能であるが、それはサブシステム５によって用
いられない。入力データバッファ４９５は、バイトごと
のハンドシェーク転送で、バス４５１Ｊ：のデータをホ
ストからラッチさせ、かつバス４４７上のバッファメモ
リ４２１にデータを出す。

サーボ回路３８５ 低電カモノリシックアナログディジタル集積回路３８５
は、アナログディジタルサーボ回路に設けられる。その
内部構築は、第１７図に描かれる。

このチップ３８５は、ディジタルアナログ変換を実行す
るのに必要とされる回路構成を含み、トラック追従およ
びシーク動作のために制御電流をアクチュエータ電源ド
ライバ５１９，５２１に与える。サーボ回路３８５はま
た、ヘッド３２０または３２２がサーボバーストを読出
すとき、続出信号がトラック起点マーカ３９９にすぐ追
従して、ピーク検出機能を果たす。ピーク検出機能のた
め、マイクロコンピュータ３８１は、放射状にずれ、時
間をずらされたサーボバーストからトラック中心線情報
を定めることができる。

サーボ機能は、移動しているアクチュエータアセンブリ
３００のロータコイル３０８を介してアナログ直流を送
ることによって実行される。コイルを介して通過する電
流の方向（極性）は、ディスク上で放射状に内向きであ
ろうと外向きであろうと、ヘッド運動の方向を定める。

ヘッドアクチュエータアセンブリ３００の電磁運動は、
光学エンコーダアセンブリ１００によってかつ読出およ
び書込チャネルを介して１つのサーボセクタ１０１から
導かれる微位置情報によって発生される粗位置情報をモ
ニタするマイクロコンピュータ３８１によって制御され
る。

第１７図は、マイクロコンピュータ３８１の環境内のサ
ーボ回路３８５、光学エンコーダ１００、およびロータ
コイル３０８の回路構成を図解する。

マイクロコンピュータ３８１から８ビツトサーボデータ
バス４３３で開始すると、ディジタルデータは、８ビツ
トデイジタルアナログ変換器５０１に入る。ディジタル
アナログ変換器は、スイッチコンデンサ設計であり、か
っ線５０３上に供給される１０ＭＨｚクロック信号を用
いる。ＤＡＣ５０１からのアナログ出力は、演算増幅器
ＤＡＣバッファ５０５でバッファされ、かつそれから、
サーボ増幅器５０９に追従する内部トラックと結合して
サーボループ位相補償を提供する外部位相進みフィルタ
５０７を介して通過する。サーボオフコントロール線５
１７を介してマイクロコンピュータ３８１からの信号に
応答して動作するスイッチング回路５１３のため、電流
は、マイクロコンピュータ３８１の制御下でロータコイ
ル３０８から完全に除去されることができる。

外部ドライバ増幅器５１９および５２１は、コイル３０
８を介して電流を駆動するために用いられる。増幅器５
０９の電圧出力は、増幅器５１９の反転していない入力
に直接印加され、かっ２：１の抵抗比率を有する抵抗器
を備える分圧回路網の一方の端部に印加される。回路網
の共通の接続点は、増幅器５２１の反転していない入力
に接続される。回路網はまた、その他方の下方抵抗一部
で、６Ｖ基準電圧に接続され、そのため増幅器５１９に
出される３ｖと９ｖとの間の実際の電圧は、それが増幅
器５２１の入力に達するとき、基準電圧について比例さ
れる。

たとえば３ｖの電位が増幅器５１９に印加されるとき、
３ｖがその出力に現われる。同時に、４Ｖの電位は、増
幅器５２１の入力および出力に現われる。１ｖの差は、
それから１０Ωの感知抵抗器５２３に現われる。１ｏ１
抵抗器５２３にかかる１ｖの降下は、第１７図の上から
下までロータコイル３０８を介し通過する１００ミリア
ンペアの電流の流れを生じさせ、かつそれによって電流
の流れはアクチュエータアセンブリ３００を動かす。増
幅器５１９の入力での電圧がたとえば９ｖであるとき、
８ｖのみが増幅器５２１に現われ、それによって流れと
反対方向に１００ミリアンペアの電流が生じる。

抵抗器５２３にかかる電圧降下は、その反転している入
力で、増幅器５１９および５２１のいずれによっても検
出され、かつ反転していない入力に印加される制御電圧
と結合して、コイル３０８を介して通過する電流の大き
さおよび方向を制御するために用いられる。駆動増幅器
５１９．５２１は、電流の流れのどちらかの方向に、は
ぼ１００ミリアンペアの最大量をコイル３０８に供給す
る。

光学エンコーダサブアセンブリ１００の２つの電流−電
圧変換器５２５および５２７は、光で誘導された相電流
Ｐ１およびＰ２をアナログ電圧に変換する。これらの変
換器５２５および５２７（第１８図ではＵＩＡおよびＵ
ＩＢ）からの出力は、第１１図および第１７図の両方に
示されるように、マイクロコンピュータ３８１のアナロ
グディジタル変換ボートへ入り、かつまたサーボ回路３
８５へ入る。回路３８５の２つの比較器５２９゜５３１
は、ＰＩおよびＰ２電圧をモニタし、かつ、また回路３
８５の内部の２つの反転している増幅器５３３，５３５
を介してマイクロコンピュータに戻されるディジタルト
ラック交差信号を発生させる。ディジタルトラック交差
信号を発生させることによって、マイクロコンピュータ
３８１は、それがまずＰｌおよびＰ２信号をディジタル
値に変換しなければならない場合より効果的に、トラッ
クシーク動作中、粗ヘッド位置をモニタすることができ
る。

電圧基準エレメント５３７は、第１０図に示されるよう
に、基準電圧をチップ３８５内の回路エレメントの適当
な接続点に与える。６Ｖバツフア５３８は、基準６ｖを
、ＤＡＣバッファ５０５の各々に、かつサーボ増幅器５
０９に与える。６ｖ基準のため、ＤＡＣは、２５６の等
しいインクリメントについて３ｖと９ｖとの間の範囲で
、その出力が変えられることができる。

光学エンコーダアセンブリ１００からの５ｖツエナー基
準は、マイクロコンピュータ３８１内のアナログディジ
タル回路の基／＄電圧入力Ｖｒｅｆへ置かれる前に、バ
ッファ増幅器５３９および外部トランジスタ５４１を介
して通過する。エンコーダ１００からのツェナー電圧が
温度変化でドリフトするとき、これらの小さい変化はま
た、マイクロコンピュータ３８１のディジタルアナログ
変換器によって追跡される。

アナログサーボチップ３８５は、主として１２ボルト電
源で働き、一方マイクロコンピュータ３８１は、５ｖ電
源で働く。比較器回路５４３は、サーボチップ３８５内
の５Ｖバスをモニタする。

５ｖ基準がチップ３８５で失われれば、比較器５４３は
バッファ５３９を遮断し、それによってマイクロコンビ
ニ−３８１が損傷されるのを防ぐ。

というのはＶｒｅｆボートは接地電位に強制されるから
である。マイクロコンピュータ３８１に直接導くサーボ
回路３８５の出力のすべては、オーブンコレクタであり
または出力保護され、そのためマイクロコンピュータ３
８１はそれによってチップ３８５またはそのエレメント
のいずれかの故障から防がれるということを、この点に
ついて注目しなければならない。

チップ３８５はまた、１個のサーボセクタ４０１に予め
記録されるセクタサーボバーストを受けるために、読出
／＠込チャンネルに直接接続される検出器増幅器５４５
を含む。読出／書込チャンネルのピーク電圧レベルは、
増幅器５４５によって、増幅器５４５の出力によって駆
動されるマイクロコンピュータ３８１のアナログディジ
タル変換式カポ−１−ＡＤ　３により適するレベルに翻
訳される。

データセパレータ４１１ データセパレータエレメント４１１は、好ましくはモノ
リシック集積回路、たとえば３３９　　Ｎ。

パーナート　アベニュ、マウンティン　ビュー。

カリフォルニア　９４０４３のサイエンティフィック　
マイクロシステム社から入手可能なタイプ０ＭＴｌ　　
２０５２７として形成されるが、第１９図に描かれる。

データセパレータ４１１は３つの機能を果たす。

第１に、データセパレータ４１１は、データフォーマッ
トに対するヘッド位置を定める。このタスクは、読出動
作が開始されるとき識別されることができる、一般にア
ドレスマークパターンと呼ばれる、データ表面２１４上
の特殊なパターンを書込むことによって達成される。セ
パレータ回路４１１は、各データトラックをフォーマッ
ト化している間、アドレスマークパターンを発生させか
つ書込み、かつ読出動作が始められるときアドレスマー
クを識別する。

第２に、データセパレータ４１１は、ディスクデータ表
面上のとットセル境界を規定する。このタスクは、位相
ロック発振器（ＰＬＯ）によって達成される。ＰＬＯは
、とットセル境界がフォーマット化されたデータトラッ
クに存在するとき、それを正確に規定するデータクロッ
ク信号を構成する。本質的に、ディスク速度の分変動を
平均化するための慣性を有するフライホイール発振器、
つまりＰＬＯは、各データ読出動作全体を通じて、デー
タクロツタ信号の位相および周波数を絶えず更新する。

第３に、データセパレータは、磁気記録現象に特有の制
約のため、直列の磁束遷移として、非ゼロ復帰（ＮＲＺ
）データを、媒体上で記録されるのにより適するフォー
マットにコード化しかつデコードする。１つの適当なフ
ォーマットは２．７コードであり、かつデータセパレー
タ４１１はコード変換を取扱う。

第１９図に示されるように、モノリシックデータセパレ
ータ回路４１１は、同期フィールド修飾子回路５５１を
含む。この回路５５１は、読出エレクトロニクス４０９
から入ってくるパルスの周波数を検査する。回路５５１
の出力は、入ってくるパルスの周波数に依存して、論理
１または０である。たとえば、パルスが２０４ナノ秒よ
り少ないまたは６０２ナノ秒より大きい時間だけ分離さ
れれば、出力はローになる。パルスが３００ナノ秒より
大きいおよび４９２ナノ秒より小さい時間だけ分離され
れば、出力はハイとなり、同期フィールドが生データス
トリームに妥当に存在することを示す。同期フィールド
が妥当である場合のみ、ＰＬＯは入ってくるデータ上に
ロックされることが可能である。

この回路５５１はまた、読出シーケンスをリセットする
ために用いられる。アドレスマークの探索は、同期フィ
ールドが８バイトのデータに対して妥当でなくなるまで
開始されることができない。

同期フィールドが零に降下する場合のみ、読出シーケン
スが進行する。連続８バイトが受けられる前にそれが行
なわれれば、読出シーケンスは自動的にリセットされる
。この機構は、書込スプライスから保護する。たとえば
、３３の１６進値を有するデータは、８００ナノ秒ごと
に１パルスをコード化し、そのため同期フィールドを強
制的にローにする。１６進３３のフィールドは、フォー
マットの５バイトフイールドのどちらかの側で読出され
、そこで書込スプライスが生じることがある。

このため、書込スプライスに入りかつそれから出ると、
読出シーケンスは強制的にリセットされる。

これは重要である。というのはある時間にわたって、書
込スプライスは、１６進ＦＦデータおよびアドレスマー
クを含むいかなるパターンのデータにもなることができ
るからである。しかしながら、５バイトより大きい正し
いシーケンスを作り、かつ書込スプライスのどちらかの
側で読出シーケンスを強制的にリセットすることによっ
て、誤リアドレスマークは発生されることができない。

読出制御回路５５３は、データトランスデユーサヘッド
３２０．３２２が、読出されるトラックのデータフォー
マットに対してどこに位置決めされるか知るための、か
つＰＬＯをディスクデータにロックするための１つの機
構が提供される。制御回路５５３は、４ビット非同期カ
ウンタ、３状態保持フリツプフロツプ、および様々なデ
コーディング論理を含む。ロック・ツー・データ（ＬＴ
Ｄ）信号は、強制的にＰＬＯを、続出チャンネル４０９
から来る読出生（ＲＤ　　ＲＡＤ）パルスに位相ロック
する。ビット同期（ＢＩＴＳＹ）信号のため、検出器は
正しいデコーディングのために、入ってくるコード化さ
れたビットをブロックする。

アドレスマークサーチ（ＳＡＭ）信号のため、他のステ
ートマシーン５５５は、アドレスマークが正しい瞬間に
ディスク上に存在するかどうかを定めることができる。

適当な作用は、それからＳＡＭ回路５５５によって行な
われる。

位相ロック発振器５５７は、読出動作中、ビットセル境
界がフォーマット化されたディスク上に存在するとき、
それらを規定する。ＰＬＯ５５７は、位相比較器、フィ
ルタ、および電圧制御発振器（ＶＣＯ）を備える。位相
比較器は、データ表面９７から読出されたコード化され
たデータの位相をＶＣＯ信号と比較する。それは、それ
から、そのデユーティサイクルが２つの信号間の位相差
に比例するＩ　　ＳＲＣＳＮＫを介して電流を供給する
。フィルタは、位相ロックループに位相補償を提供する
ために、Ｉ　　ＳＲＣＳＮＫ信号の高周波数コンポーネ
ントを減衰するために、かつ電流を電圧に変換するため
に外部受動コンポーネントを必要とする。ＶＣＯは、デ
コードマシーンに、生データと同じ位相のビットレート
クロックを与える電圧周波数変換器である。周波数は、
フィルタされたＩ　　ＳＲＣＳＮＫ信号によって定めら
れる。

ひとまとめにして考えられるデコードマシーン５５９お
よびビット同期論理ブロック５δ１は、データセパレー
タの中心部である。それらはコード化されたデータ、た
とえば２．７コードフオーマツト、または他の適当なフ
ォーマットを、読出チャンネル４０９から取り入れ、そ
のようなデータをデコードし、かつそれを読出クロック
ＲＤＣＬＫ信号と位相ロックするＮＲＺデータとして出
す。どのＮＲＺデータビットに対しても２つのコードビ
ットがあり、かつそのコードピットは、デコードされる
前に、正しくともにブロックされなければならない。ビ
ット同期論理ブロック５６１は、読出制御回路５５３に
よって発生される妥当なビット同期信号（ＢＩＴＳＹ）
に応答して、コード化されたビットの正しいブロッキン
グを定める。

読出アドレスマーク状態マシーン５６３は、アドレスマ
ークイネーブル信号ＡＭ　　ＥＮＡＢＬＥに関連する特
定の時間で、書込アドレスマーク信号（ＷＡＭ）を発生
させる。ＷＡＭ信号は、２つの隣接するコードビットを
反転するために用いられる。これは使用される特定のコ
ードのエンコーディング規則のため、データの正しくコ
ード化されたバイトを、コード化論理によって発生され
ない特有のパターンに変える。このパターンはアドレス
マークとして役立つ。

コード化マシーン５６５は、データシーケンス４１３か
らのＮＲＺデータを、それが２．７コードであろうと他
の満足なコードであろうと、選択されたエンコーディン
グ方法に従って、コード化されたデータに変換する。エ
ンコーディング動作は、書込ゲート線（ＷＲＴ　　ＧＡ
ＴＥ）が能動イ科されるときはいつでも実行される。書
込アドレスマーク信号ＷＡＭが主張されると、コードピ
ットは反転される。コードピットは、データシーケンサ
４１３から与えられる基準クロック信号ＲＥＦＣＬＯＣ
Ｋに同期される。

クロック発生および多重化回路５６７は、書込基準クロ
ックＷＲＥＦＣＬＫ信号を発生させるために、基準クロ
ック信号を２で割るのに必要とされる回路構成を含む。

この信号は、マシーン５６５のエンコーディング動作の
ために必要である。

回路５６７のマルチプレクサは、データシーケンサ４１
３へ進む読出基準クロック出力ＲＤ　　ＲＥＦ　　ＣＬ
Ｋへ２つの入力の一方を進める。読出動作中、（ビット
同期論理ブロック５６１によって出されるＮＲＺデータ
と同期する）読出クロック信号ＲＤ　　ＣＬＫは、それ
をＮＲＺデータストリームと同期させるために、データ
シーケンサ４１３へ通過される。

テスト論理ブロック５６９のため、特殊なテストがデー
タセパレータチップ４１１上で実行されることができる
。そのようなテストは、ＰＬＯ５５７のループパラメー
タを測定するためにＬＴＤ線をハイに保持することを含
む。また、データは、ウィンドーマージン試験を行なう
ために、ビットセルに関してディスクから遅延されても
よい。かつ２つの内部信号間の時間送れは、位相比較フ
リップフロップ上でセットアツプ時間を最適化するため
に変えられてもよい。

ディスクフォーマット サブシステム５のためのフォーマット配置は、第２０図
に描かれる。そこには、１８の同一セクタが設けられ、
これらのセクタはインデックスマーク３９９、およびウ
ェッジサーボバーストおよびインデックスドリフトのた
めの許容限界領域を含むポスト−インデックスギャップ
に続く。ｒＤプリアンプルは、１２バイトの１６進ＦＦ
データを含む。その目的は、データシーケンサ４１３が
ＩＤデータフィールドを読出す前にＰＬＯ５５７を同期
することである。１６進ＦＦパターンは、１バイト繰返
しパターンの最も高い周波数続出パルスを提供するので
用いられる。その長さは、ＰＬＯをロックする前に２バ
イトのＰＬＯ同期検出、５バイトのＰＬＯ同期時間、１
バイトの位相セット時間、および４バイトのマージンを
考慮に入れる。

！Ｄ同期バイト（ＩＤ　　５ＹＮＣＢＹＴＥ）は、各セ
クタのための一アドレスマークバイトである。それは、
別な方法ではエンコーディングマシーン５６５によって
実行されるエンコーディング規則を破ることによって独
特にされる。結果として生じる独特なパターンは、特定
のセクタＩＤを有効にするために、データシーケンサ４
１３によって公知であり、読出され、かつチェックされ
る。

！Ｄママ−バイト（ｒＤ　、ＭＡＲＫＥＲＢＹＴＥ）は
、データマーカバイトと異なるようにのみ選択される１
バイトの１６進ＦＥデータである。

データシーケンサ４１３は、セクタＩＤデータフィール
ドがまさに読出そうとしていると定めるために、このバ
イトを用いる。

ＩＤデータフィールドは、シリンダハイ、シリンダロー
、ヘッドおよびセクタの形でセクタアドレスを保持する
４バイトを含む。

ＣＲＣ情報の２バイトのＩＤ　　ＥＣＣフィールドは、
セクタアドレスの妥当性をチェックするために、シーケ
ンサ４１３によって用いられる。

１６進３３データの３バイトフイールドＩＤポスタンブ
ル（ＩＤ　　ＰＯＳＴＡＭＢＬＥ）は、ＩＤ　　ＥＣＣ
フィールドの最後のビットが読出される時間中、ＰＬＯ
から安定読出クロックを保証するために与えられ、デコ
ーダ５５９によってデコードされ、シーケンサ４１３に
通過される。

データプレアンブル（ＤＡＴＡ　　ＰＲＥＡＭＢＬＥ）
フィールドは、ＩＤプレアンブルフィールドを重複し、
かつその目的は、データフィールドを読出す前にＰＬＯ
を同期することである。

データ同期バイト（ＤＡＴＡ　　５ＹＮＣＢＹＴＥ）は
、データフィールドに対して、よりデータフィールドに
対してＩＤデータ同期バイトによって適えられたのと同
じ目的に適う。

データマーカバイト（ＤＡＴＡ　　ＭＡＲＫＥＲＢＹＴ
Ｅ）は、データフィールドがまさに読出されようとして
いると定めるために、データシーケンサ１１３によって
用いられる１バイトの１６進Ｆ８である。

データフィールド（ＤＡＴＡ　　Ｆ　Ｉ　ＥＬＤ）。

このフィールドは、５１２バイトのユーザデータのブロ
ックを５己憶するためである。それは、最初、トラック
フォーマット動作中、１６進３３データで記録される。

データＥＣＣは、データ誤り訂正コードのための６バイ
トフイールドである。

データボスタンブル（ＤＡＴＡ　　ＰＯＳＴＡＭＢＬＥ
）は、１６進３３データの３バイトフイールドであり、
かつＥＣＣの最後のビットがシーケンサ４１３に読出さ
れ、デコードされ、かつ通過される時間中、ＰＬＯから
の安定読出クロックを保証する。

インターセクタギャップ°（ＩＮＴＥＲ８ＥＣＴＯＲに
ＡＰ）は、３つの機能的に別個の部分を含む１６進３３
データの１０バイトフイールドである。３バイト書込更
新フイールドは、データプレアンブルおよびデータフィ
ールドがフォーマット動作と書込更新動作との間の３バ
イトまでだけトラックを動かすことを考慮する。このシ
フトは、データフォーマットコード化およびデコード遅
延、１バイトのシーケンサ遅延、および多数の１ビット
再開期遅延によって説明される。５バイト速度許容限界
ギャップは、スピンドルモータ２０２の±０．４％の速
度変化がトラックフォーマット動作と書込更新動作（ａ
Ｏ，８％最大差）との間で調整されることを考慮する。

最後に、２バイトパツドは、次のセクタのＩＤプレアン
ブルの前に、少なくとも２バイトの１６進３３データを
保証する。これは、強制的にＰＬＯ同期フィールド検出
器に、たとえアドレスマークサーチシーケンスが速度許
容限界フィールドで書込スプライスからＰＬＯ同期デー
タを誤って検出したとしても、それを再始動させる。

ブレインデックスギャップ（ＰＲＥ　Ｉ　ＮＤＥＸＧＡ
Ｐ）は、公称スピンドルモータ速度で１６進３３データ
の４３バイトフイールドである。その目的は、トラック
フォーマット化中モータ速度変化を考慮することである
。０．４％までの超過速度が考慮されてもよい。

制御ソフトウェア マイクロコンピュータ３８１は、本質的に、割込駆動モ
ードで動作する。内部割込要求フラグをセットするため
に、マイクロコンピュータ３８１へのいくつかの入力が
ある。すべての割込は、サブシステム５がコマンド実行
中央われる（停止される）ことがあれば、そのサブシス
テム５をリセットするために、上位動作システム（ポー
ト１への書込）によって動作されてもよいマスク不可能
な割込線を除いて、ソフトウェアマスク可能である。上
位リセット動作は、ＢＡＲＮＭＩポート、ピン２５を介
してフラグを立てられる。すべての他の上位コマンドは
、ボートＣのビット位置３（ＢＡＲＩＮＴ２、ピン２０
）を介してフラグを立てられ、より高い優先順位を有す
るタスクが実行の臨界的な位相にある場合ソフトウェア
マスクされてもよい割込によって開始される。

ソフトウェア実行の３つの主位相：初期設定、主ループ
、およびコマンド実行がある。パワーオンでの（または
ＮＭＩホストリセットコマンドでの）初期設定位相が、
データシーケンサ４１３、メモリ制御器４し、ならびに
ヘッドおよびディスクアセンブリサーボシステムの正し
い動作のために必要とされる初期値またはディフォルト
値で、制御レジスタのすべてをリセットしかつ／または
プリロードする。マイクロコンピュータ３８１内の動作
パラメータレジスタはまた、初期値またはディフォルト
パラメータでクリアされかつセットされる。サブシステ
ム５が一旦セットアップされると、マイクロコンピュー
タ３８１は、零をトラッキングしようとし、かつ主ルー
プに入る。

主ループは、本質的に、現状を維持するためのアイドル
モードである。マイクロコンピュータ３８１によって発
生されるサーボ値に追従するトラックは、ディジタルア
ナログ変換器５０１によってアナログ電圧ヘラッチされ
かつ変換され、かつヘッド３２０．３２２をトラック上
にセンタリングされた状態に保持するためにロータコイ
ル３０８を介して通過する電流に変換される。位相バイ
トは、Ｐｉ、Ｐ２．ＰＡＲＰｉかＢＡＲＰ２かのどちら
の位相がオントラックをサーボするために用いられるか
を選択する。（直角位相であるＰｌおよびＰ２は、４つ
の隣接するトラック位置および境界を論理的に規定する
）。主ループでは、マイクロコンピュータ３８１は、選
択された位相信号のまわりに密なオントラックサーボル
ープを生じさせる。選択された位相はディジタル化され
かつ読出され、かつサーボループはほぼ９０マイクロ秒
ごとに更新される。アナログディジタル変換プロセスは
、はぼ４８マイクロ秒を必要とし、かつディジタル処理
および更新は９０マイクロ秒、すなわち主ループ実行の
ための所要時間のリセットを必要とする。サーボに追従
するトラックのこの更新は、割込が生じるまで繰返し続
く。サブシステム３１の有効寿命のほぼ９５％が主ルー
プを実行する際に費されると期待される。

３つの主要な割込があり、それによってマイクロコンピ
ュータ３８１は主ループから出ていく。

第１の割込は、ディスク２１４の１回転ごとに１度生じ
るインデックス割込である。サーボウェッジ４０１の予
め記録されたＡおよびＢバーストは順次読出され、かつ
ピーク振幅は、マイクロコンピュータ３８１内のアナロ
グディジタル変換器を介してサンプリングされる。２つ
の増幅値が比較され、かつ差の値は、ディジタルアナロ
グ変換器５０１に送られる訂正値を導くために、光学エ
ンコーダからのディジタル化された選択位相値と組合さ
れる誤り訂正値を与えるために計算で用いられる。イン
デックスでのサーボルーチンの完了で、マイクロコンピ
ュータ３８１は主ループに戻る。

他の割込みは、サブシステム５が他の上位コマンドに応
答しない場合にホストの動作システムによって発生され
るホストからのリセット動作である。リセット動作は、
サブシステム５にハードウェア割込を生じさせ、かつそ
れを強制的に再び初期設定させる。この態様で、マイク
ロコンピュータ３８１がコマンドを実行する際にシーケ
ンスから出れば、可能であれば誤り回復が達成される。

第３割込は、上位コンピュータが上位コマンドをサブシ
ステム５に送るとき、上位コンピュータによって発生さ
れる選択割込である。マイクロコンピュータ３８１によ
って受けられる各コマンドは、妥当なコマンドのテーブ
ルと比較される。突き合わせが生じるとき、テーブルは
、アドレスに、プログラムメモリ３８３で、ホストから
受けられる特定の妥当なコマンドに対応するコマンド実
行ルーチンを与える。いかなる突き合わせも生じなけれ
ば、コマンドは、妥当でないとして拒絶される。通常、
コマンドが受けられるとき、マイクロコンピュータ３８
１は割込まれ、かつジャンプされ、かつ特定のコマンド
に対してコマンドルーチンを実行し始める。コマンドが
完了すると、マイクロコンピュータ３８１は主ループに
戻る。

タイマ割込は、実行されるシーク動作中、シーク動作を
必要とする選択割込に応答して１５０マイクロ秒ごとに
生じる。

サブシステム５に与えられてもよい多数の上位コマンド
がある。次の上位コマンドは、有効なデータ記憶および
検索動作を実行するために、サブシステム５にホストに
よって送られそうなコマンドのタイプを表わす。

サブシステム５が他のコマンドを受ける準備ができてい
るかどうかを見るために、またはサブシステム５がたと
えばシークしているかまたはそうでなければ無効である
かどうかを見るためにチェックされるテスト駆動レディ
　（ＴＥＳＴ　　ＤＲＩＶＥ　　ＲＥＡＤＹ）。サブシ
ステム５は、それが準備ができていない場合、誤りメツ
セージをホストに出す。

サブシステム５の電流状況を特徴づける４バイトのセン
スブロックを送るために呼出されるリクエストセンス状
況（ＲＥＱＵＥＳＴ　　５ＥＮＳＥＳＴＡＴＵＳ）。こ
のコマンドは、４バイトを転送するためにサブシステム
５がセットアツプされることを要求する。バイトは、バ
ッファ４２１に置かれ、かつそれからインターフェイス
４１９を介してホストに送られる。マイクロコンピュー
タ３８１は、コマンド完了として上位信号が受取られる
まで待つ。誤り状態は、このコマンドに応答して、ホス
トに送られる。

読出エラー長（ＲＥＡＤ　　ＥＲＲＯＲＬＥＮＧＴＨ）
。このコマンドは、ホストに１バイトバースト長の最後
のＦＣＣ誤りを送る。それは、バッファを介する１バイ
ト転送のためのセラアップを必要とする。

初期設定駆動特性（ＩＮＩＴＩＡＬＩＺＥ　　ＤＲＩＶ
Ｅ　　ＣＨＡＲＡＣＴＥＲＩＳＴＩＣＳ）。

このコマンドのため、ホストはサブシステム５の特性を
初期設定することができる。メモリ制御装置４１７は、
バッファ４２１を介してホストから、かつマイクロコン
ピュータ３８１の内部ＲＡＭへ、８バイトのデータを転
送するためにセットアツプされる。この情報は、最大数
のシリンダ（トラック位置）およびヘッドを含む。また
、最大ＥＣＣデータバースト長が記憶される。

フォーマットトラック（ＦＯＲＭＡＴ　　ＴＲＡＣＫ）
。このコマンドのため、ホストは１つのトラックをフォ
ーマット化することができる。トラックアドレスは、そ
れが合法的であることを確かめにためにチェックされ、
シーケンサ４１３はフォーマット化するためにセットア
ツプされ、フォーマットトラックコマンドはシーケンサ
に送られ、かつ「バンブ検出」機能はフォーマット化動
作全体を通じてモニタされる。（バンブ検出ルーチンは
、物理インパルスがサブシステム５に振動を与えている
かどうかを検出するために用いられ、それによってヘッ
ドはトラック中心線整列から離れて移動する。このルー
チンは、光学エンコーダ１０Ｇによって出される選択さ
れたサーボ位相を、フォーマット動作中、できるだけ密
に（７５マイクロ秒ループ）モニタすることを要求する
。バンブが検出されれば、１つのトラックフォーマット
動作は自動的に繰返される。

７　ｔ　−？　ット駆動（ＦＯＲＭＡＴ　　ＤＲＩＶＥ
）。このコマンドは、サブシステム５の上位アクセス可
能な記憶容量のすべてをフォーマット化するために、ホ
ストによって呼出される。それは、データトラックのす
べてに対してフォーマットトラックコマンドを実行し、
コマンドで特定化されるトラックで始め、かつトラック
６１１を介して続く。

読取データ（ＲＥＡＤ　　ＤＡＴＡ）。このコマンドの
ため、ホストは１つ以上の特定化された数のセクタから
データを受けることができる。合法的な始動アドレスが
チェックされる。それから、アクチュエータ３００は現
在のトラック位置からターゲットまたは行先トラックに
ヘッドトランスデユーサを移動させるようにコマンドさ
れる。シーク後、メモリ制御装置４１７およびデータシ
ーケンサ４１３は、行先トラックでの動作のためにセッ
トアツプされ、かつコマンドバイトは、データ転送動作
を開始するためにシーケンサに送られる。マイクロコン
ピュータ３８１は、シーケンサ４１３が行先トラックで
正しいセクタを読出すのを終えるまで待つ。誤りはチェ
ックされ、かつマイクコンピュータ３８１は、上位メモ
リチャンネルがコマンドされたデータを受ける準備がで
きるまで待つ。ホストへの転送プロセスは、それから、
メモリ制御装置４１７で初期設定され、かつホストへの
転送が実行される。

ホストへ転送されるべき付加的なセクタがあれば、次の
アドレスは、発生され、かつシーケンサにロードされ、
かつそのシーケンサはそれから再始動される。このプロ
セスは、データのすべてがホストに転送されるまで続く
。動作が、隣接するトラックのセクタへ接近することを
要求すれば、自動の１つのトラックステッピング（およ
びヘッドスイッチング）が、マイクロコンピュータ３８
１によって適当な時間でコマンドされる。すべてのセク
タが転送されたとき、コマンドは完了され、かつマイク
ロコンピュータはコマンド完了をホストに信号で知られ
る。

書込データ（ＷＲＩＴＥ　　ＤＡＴＡ）。このコマンド
は、データがインターフェイス４１９上のホストからか
つバッファメモリ４２１を介して受けられることを除い
ては、読出コマンドについて追従されたのと同じステッ
プの進行に追従する。

マイクロコンピュータ３８１は、選択されたヘッドを正
しいトラック位置へ移動させる。データの第１ブロツク
は、ホストからセクタバッファ４２１へ転送される。シ
ーケンサ４１３は、セクタヘッダを読出し始める。正し
いセクタが位置決めされるとき、シーケンサは、書込チ
ャンネルを介してバッファ４２１からデータを転送し、
そのためデータはセクタのデータ領域の正しい時間およ
び位置で記録される。このプロセスは、コマンドが完了
されるまで各セクタに対して実行される。書込プロセス
中、マイクロコンピュータ３８１は、コマンド完了信号
を待っている間、バンブが検出される場合に書込みが妨
げられることを確かめるために、バンブ検出ルーチンを
絶えず行なう。バンブが検出されれば、セクタはヘッド
およびディスクアセンブリが安定化された後書書込され
る。

他のコマンド。ホストによって所望される成るテストお
よび動作を実行するために提供されてもよい多数のユー
ティリティコマンド（たとえば読出または書込コマンド
の一部でないシークとして）がる。これらのコマンドは
、設計の選択の問題であり、かつ普通当該技術分野で理
解され、かつサブシステム５の成功した動作にとってそ
れほど重要ではない。この理由のため、それらをここで
は説明しない。

コマンド構造およびアドレス指定 ホストによってサブシステム５に送られるどのコマンド
も長さ６バイトである。第１バイトは、コマンドのタイ
プを識別するコマンドコードであり、続いて起こるバイ
トは、コマンドを実行するのに必要なパラメータを提供
する。それから、典型的に、セクタデータ（５１２バイ
ト）のブロックは、コマンドが書込コマンドであるか読
出コマンドであるかに依存してサブシステムへまたはそ
れから送られる。他のコマンドは、８バイトのデータを
ホストからサブシステム５へ転送する初期設定駆動特性
コマンド、４状況バイトをサブシステム５からホストへ
転送するリクエストセンス状況コマンド、および１バイ
トをサブシステムからホストへ転送する続出エラー長コ
マンドである。

サブシステム５が各コマンドを完了した後、マイクロコ
ンピュータ３８１は、１バイトのコマンド完了信号をホ
ストに送り、その２ビット位置のみ用いられる。第１の
ビットは、駆動数（駆動数が０であるかまたは１である
か）を示し、かつ他方のビットは、誤りがサブシステム
５内でコマンド完了巾検出されるかどうかを示す。

サブシステム５と上位システムとの間のすべての通信は
、８つのボート二上位システムの４つの入力ポートおよ
び４つの出力ポートを横切って実行される。ポートは、
ともに対にされ、そのため１つの論理アドレスにあるた
とえばポートＯは、その入力モードでは一方のポートで
あり、かつその出力モードでは他方のポートである。す
べてのデータ転送はポート０を介している。すべてのハ
ードウェア状況情報は、ポート１を介してサブシステム
３１から上位システムへ転送される。ホストは、データ
交換中、ホストがその動作をサブシステム５の状況と同
期するように、状況ボートを読出す。たとえば、ホスト
は、各コマンドバイトを送る前に、ポート１の要求ビッ
トを見る。

ポート１は、読出および書込モードで非常に異なる意味
を有する。読出モードでは、ポート１のため、ホストは
サブシステム５のハードウェア状況線を読出すことがで
きる。ボート１の下位の４状況ビツトは、サブシステム
５のホストとインターフェイス４１９との間で転送され
るデータの各バイトに対してハンドシェーク制御を実行
するために用いられる。使用中ビット（３）は、それが
上位コマンドを実行するプロセスにあるときはいつでも
、サブシステム５によってセットされる。

たとえば、使用中ビットは、ホストがそれを１つの動作
（ボート２への書込）のために選択するときサブシステ
ム５によってセットされ、かつコマンド完了バイトが上
位コマンドの実行の完了でボート０を介してホストに送
られ、そこでボート１の使用中ビットがクリアされるま
でセットされた状態に留まる。

制御／データビット（２）は、制御バイトであろうデー
タバイトであろうと、ボート０を介して転送されている
データバイトの状況を示す。入力／出力ビット（１）は
、ボート０でのデータがホストから出力されるかサブシ
ステム５からホストへ入力されるかどうかを示す。（ユ
ーザデータであれば、出力は書込コマンドに対応する。

ユーザデータであれば、入力は読出コマンドに対応する
。

）要求ビット（０）のため、バイト間の転送ハンドシェ
ーク制御が可能である。このビットのセットおよびクリ
アは、コマンドバイトがセットされているときのように
非ＤＡＭデータ転送動作の間、ホストとインターフェイ
ス４１９との間の各バイトの転送を調整する。

ホストによるボート１への書込動作はリセット信号を発
生させ、その結果マイクロコンピュータのマスク不可能
な割込が生じ、かつ上位動作システム制御下でサブシス
テム５の再初期設定が生じる。

ボート２は、どのタイプの周辺装置が上位システムに取
付けられるかをホストに示すために用いられてもよい駆
動タイプバイトを読出すために、ホストによって用いら
れる。このバイトは、たとえばホストによってポーリン
グされてもよく、第１１図に示されるように、サブシス
テム５の記憶容量が、他のデータ記憶ディスク２１５を
追加することによってたとえば２０メガバイトまで増加
される場合には、記憶容量の大きさを定める。

ボート２への書込みは、出力線−ＢＵＳＹを育生させる
。この線は、ホストからのコマンドがインターフェイス
４１９で受けられたとき、マイクロコンビ五−夕３８１
に割込む。コマンドシーケンスを始動するために、ホス
トはボート２へ書込み、それによって−ＢＵＳＹ線は真
となる。この事゛栄は、マイクロコンピュータ３８１に
よって検出され、かつそれは主ルーチンを去り、かつコ
マ゛　　ンド実行ルーティンを始める。同時に、ホスト
は、サブシステムハードウェア状況ポート１をモニタす
る。ホストが（真）と断定される使用中信号、（真）と
断定されるコマンド／データ（Ｃ／Ｄ）線、（真でない
）と断定されない入力／出力線、（真）と断定されるリ
クエスト線を見るとすぐ、ホストは、サブシステム５が
第１コマンドバイトを受ける準備ができているのを知る
。第１バイトは、それからホストによってボート０に書
込まれ、かつＩ１０インターフェイス４１９の入力デー
タバッファ４９５に一時的に記憶される。ＡＣＫ信号は
、それからメモリ制御装置４１７に送られ、それに第１
コマンドバイトがバッファ４９５にあることを知らせる
。メモリ制御装置ｆ４１７は、リクエスト信号を降下さ
せ、メモリイネーブル信号を発生させ、かつバイトは、
それがらバッファ４２１へ転送され、かつメモリ制御装
ｆｆ１４１７によってコマンドされるアドレスに記憶さ
れる。メモリボ１ａ１装置は、それからリクエスト信号
を再び上げ、それによって次のコマンドバイトを送るた
めにホストに信号を出す。この手順は、すべての６コマ
ンドバイトがバッファ４２１に記憶されるまで続けられ
る。それらは、それから実行のためにマイクロコンピュ
ータ３８１へ行き、かつ実行の完了で、コマンド完了バ
イトは、ボート０でホストによって読出される出力デー
タバッファ４９３ヘラツチされる。

ポート３、すなわち第４ポートは、読出ポートとして用
いられない。それは、サブシステム５からホストへ送ら
れるＤＭＡ動作および割込を可能にし／不能にするため
に、ホストによって書込ポートとして用いられる。した
がって、ホストは、ホストがコマンドの終わりに割込ま
れることを期待するかどうか、かつ実行されるべきコマ
ンドが、それがたとえば読出または書込コマンドである
場合にＤＭＡによるブロック転送を用いるかどうかをサ
ブシステム５に特定するように、どのコマンドの前にも
ポート３に書込む。

例１．サブシステム５は、主ループにあり、トラック上
でサーボする。上位動作システムは、ポート２に書込ま
れ、ポート２は、マイクロコンピュータ３８１への割込
であり、かつそれによってマイクロコンピュータ３８１
が主ループを出る信号−ＢＵＳＹを生じさせる。マイク
ロコンピュータ３８１は、割込サービスサブルーチンに
入り、それによってポート０を介して第１コマンドバイ
トを得るために、メモリ制御装置４１７はリクエストビ
ットを上げる。ホストがコマンドバイトをポート０に書
込むとき、肯定応答信号はメモリ制御装置４１７に送ら
れ、それによってメモリ制御装置４１７はリクエスト信
号を下げかつバッファ４２１のバイトを一時的に記憶す
る。リクエストビットは再び上げられ、かつ次のバイト
は同じ態様でインターフェイス４．１７を横切って受け
られ、かつバッファ４２１に記憶される。状況ポート１
のリクエストビットを介するハンドシェークは、上位コ
マンドのすべての６バイトがバッファメモリに受けられ
かつ記憶されるまで続く。メモリ制御装置４１７は６コ
マンドバイトを受けるのを取扱うことを予測するために
プログラムされる。６コマンドバイトを受けるのを完了
すると、マイクロコンピュータ３８１に信号が出され、
そこでマイクロコンピュータ３８１は、既に説明したデ
ータシーケンサ４１３を介して６バイトをバッファ３８
１からそれ自体のレジスタへ転送し、かつプログラムメ
モリ３８３に記憶されるルックアップテーブルの妥当な
コマンドのリストと比較することによってコマンドをデ
コードする。一旦コマントがデコードされると、マイク
ロコンピュータ３８１は、そのコマンドを実行するのに
必要なルーチンヘジャンブする。受けたコマンドがルッ
クアップテーブルに記載される妥当なコマンドのいずれ
にも対応しない場合には、無効なコマンド誤りメツセー
ジがホストに戻される。コマンドの実行が完了すると、
コマンド実行肯定応答信号はホストに戻される。サブシ
ステム５に公知でありコマンド実行中化じる誤りの発生
はまた、ホストに信号で知らされ、かつそれは、それか
らどのタイプの誤りが生じたかを知ろうとしてサブシス
テムの状況をテストすることができる。

例２．１つの重大な動作状態は、システムによって受け
られる第１上位コマンドがシークコマンドであり、かつ
受けられるすぐ次のコマンドがテストドライブレディコ
マンドである状態で生じる。シークの最も速い部分中、
マイクロコンピュータ３８１は、単にアクチュエータが
失われないような態様で、ヘッドおよびアクチュエータ
構造のトラック間交差を同時にモニタしている間、状況
バイトをホストに戻すことによってコマンドを受け、処
理し、かつ完了しなければならない。この最も悪い場合
の動作シナリオを実行するために、入ってくるコマンド
をホストから処理する処理タスクは、数個のセグメント
に分けられる。マイクロコンピュータ３８１は、トラッ
ク境界検出と、シーク中ヘッド位置上で制御を維持する
のに必要とされる計算と間で使用可能なほんのわずかな
時間でセグメントを完了する。マイクロコンピュータ３
８１は、実際に、入ってくるコマンドを処理し始め、か
つマイクロコンピュータ３８１を去り、かつトラック交
差を検出し、かつトラックカウンタをインクリメント（
デクリメント）する時間になるまでプロセスを続けるこ
とができる限り続ける。それから、マイクロコンピュー
タ３８１は、トラック交差をモニタするために次の時間
間隔が経過するまで、入ってくるコマンドを処理するタ
スクに戻る。

サブシステム５で使用されるシークアルゴリズムは、タ
イマによって駆動される割込である。それは、速度また
は加速アルゴリズムというよりむしろ位置アルゴリズム
である。トラックシーク中１５０マイクロ秒ごとに、マ
イクロコンピュータ３８１は割込まれかつシークルーチ
ンを実行する。

それは、アクチュエータがその固定時間間隔でどこまで
進行したか、すなわちその時間中ヘッドによってどれぐ
らいのトラックが通り越されかを見るために、ディジタ
ルＰｉ−Ｐ２位相を見、かつそれは、トラックトラバー
スレジスタを更新し、かつ期待位置データを含むパワー
加速曲線を含むルックアップテーブルに対してトランス
デユーサの実際の位置をチェックする。最後に、それは
、アクチュエータ１００の加速を調節し、ヘッド位置を
ルックアップテーブルに記憶される期待ヘッド位置と対
応させる。

たとえば、ヘッド３２０．３２２が間隔の終わりまでに
２０のトラックを交差しており、かつルックアップテー
ブルが、ヘッドはその時間までに２５のトラックを交差
しなければならないことを示せば、加速（コイル９１を
介する電流）は、追いつくまで増加される。アクチュエ
ータ１００がルックアップテーブルに記憶されるターゲ
ットトラック位置から離れた４つのトラックであれば、
アクチュエータ１００は最大トルク値を受ける（最大電
流はコイル３０８を介して通過される。）。シークコマ
ンドの完了で、アクチュエータ３００は、ターゲットト
ラックで安定することが可能になる。

光学エンコーダ１００は４つのトラックの各々１つを別
々に識別することが可能であるので、タイマ間隔は、最
大ヘッドアクチュエータシーク速度に関して、ヘッドが
時間間隔中３つのトラック以上移動しないように選択さ
れなければならない。

それが４つのトラックを移動するとすれば、どうしよう
もない曖昧性が生じ、マイクロプロセッサはトラックカ
ウントレジスタを更新しかつ電流訂正値を計算すること
が不可能になる。

ここでは、説明した現在好ましいサブシステム５に従っ
て構成されるサブシステムで上で説明した動作を実際に
実行する制御プログラムの目的コードリスティングを続
ける。このリスティングでは、すなわちエレクロニクス
フォーマットでは、各水平線は別個の記録を表わす。斜
線マークは各記録の始めである。第１の２つの１６進バ
イトは、記録の第１バイトのアドレスに対応する。第３
バイトは、記録のデータバイトの１６進カウント数に対
応する。第４バイトは、アドレスおよびバイトカウント
を構成する６桁に対する４ビツト１６進値の８ビツト合
計を含む。記録の最後のバイトは、プログラムデータバ
イトを含む４ビツト１６進桁の８ビツトチェック合計で
ある。各記録の１４バイトと最後のバイトとの間のすべ
てのバイトは、プログラムデータバイトである。

（以手ｆ、ｂ＞ ＬＪ６４１：Ｚｔ＝　ＩＤＩＪ７！（Ｊ６４１Ｊハ／　
１）（Ｊ）（ＪＺトｌじ８４（Ｊ４／／ｎＡ１１ｎ１Ｆ
：’）ｆＪ７Ａ１ＡＡｎＦ＋７ｎＲＡ（’ＩＯｎ”ＩＡ
７ｎ７５ＭＩＦ／Ｌ１Ｍソヒ１ヒ２ト４Ｕ八４−１ン／
ＵＵヒ／ＩＭ−トｆｉ５Ｕ２１：５１−ヒ４Ｕ：Ａ７ｆ
ｌ、！１ｎｎ（’Ｍ’ １　／１３トＵ／ｌｊソｔＪ４４ＬＩＵＵ／（Ｊ、（Ｊ
ｌ−／Ｌｉｔ−１ｄ４ＵＵ（Ｊ’Ｊ／（Ｊｄｉ：Ａ（Ｊ
ｌ−ト八−１ト１１−１　ｔ−１１−どりＩヒ このようにこの発明の詳細な説明してきたが、この発明
の目的は、完全に内蔵の、小型の、モジューラプラグイ
ンディスクファイルサブシステムを実現する際に十分達
成されていることが理解され、かつ構成の多くの変更、
およびこの発明の著しく異なる実施例および応用が、こ
の発明の精神および範囲から逸脱することなく提案され
ることが当業者によって理解されよう。ここでの開示お
よび説明は、単に例であり、かついかなる意味でも限定
することは意図されていない。

【図面の簡単な説明】

第１図は、取付フレームを含む小型のモジューラディス
クファイルサブシステムの分解等角図および幾分図解的
な図面であり、このサブシステムは、この発明の原理に
従っている。 第２図は、第１図のサブシステムの分解等角図および幾
分図解的な図面であり、プリント回路サブストレートは
、拡張され、かつヘッドおよびディスクアセンブリのた
めの取付サブストレートを提供する。 第３図は、この発明の原理を組み込むヘッドおよびディ
スクアセンブリを備えるエレメントのアセンブリの透視
図の幾分図解的なかつ分解された図面である。第３図に
描かれるエレメントは、ヘッドおよびディスクアセンブ
リの図解を容易にするために、破断線に沿って分散され
ている。 第４図は、第３図に描かれるヘッドおよびディスクアセ
ンブリ内に組み込まれる小型の光学エンコーダサブアセ
ンブリを備える構造エレメントを分解する１つの中心軸
に沿った透視図の分解された図解的図面である。 第５図は、第３図に描かれるヘッドおよびディスクアセ
ンブリの概略平面図であり、明瞭に説明および理解する
のを容易にするために省略されている上方磁石およびフ
ラックスリターンプレート、および成る可撓性のサブス
トレートを除いて、そのエレメントを適所に示す。 第６図は、スピンドルモータの回転軸を介する第３図の
アセンブリの側面および断面の縦断面図である。その断
面図は、第５図の線６−６に沿っている。 第７図は、第３図に描かれるヘッドおよびディスクアセ
ンブリの概略底面図である。 第８Ａ図および第８Ｂ図は、それぞれ第３図に描かれる
３相、ブラシレススピンドルモータの電子概略回路図で
あり、かつブラシレス直流スピンドルモータを操作しか
つ整流するのに必要なドライバ回路の電子概略回路図で
あり、かつ第８Ａ図に描かれる回路構成を支える小形回
路モジュールの１つの好ましいレイアウトの底面または
内部平面図である。 第９図は、第３図に描かれるヘッドおよびディスクアセ
ンブリの回転アクチュエータエレメントの拡大平面図で
ある。 第１０図は、第４図の線１０−１０に沿った、回転アク
チュエータモータの部分の側面および断面の概略図面で
ある。 第１１図は、第１図に描かれるディスクファイルサブシ
ステムのための制御エレクトロニクスの電気ブロック図
である。 第１２ａ図ないし第１２ｉ図は、第１図に描かれるディ
スクファイルサブシステムのためのエレクトロニクスの
１つの電気回路概略図をともに説明する９枚の図面であ
る。第１２図は、第１２ａ図ないし第１２ｉ図の９枚の
図面のためのレイアウト図であり、かつこれらの図面が
１つの電気概略図全体を提供するためにどのようにとも
に配置されるかを説明する。 第１３Ａ図、第１３Ｂ図および第１３Ｃ図は、それぞれ
、第３図に示されるヘッドおよびディスクアセンブリ内
に装着され、かつ第１２Ａ図に描かれる読出および書込
回路構成にプラグを差し込む、チャンネル切替モノリシ
ック読出／書込およびヘッド選択回路および薄膜可撓性
回路サブストレートの電気回路概略ブロック図である。 第１４図は、第１１図に示される回路構成内に含まれる
データシーケンサの構造の詳細なブロック図である。 第１５図は、第１１図に示される回路構成内に含まれる
メモリ制御器の構造の詳細なブロック図である。 第１６図は、第１１図に示される回路構成内に含まれる
入力／出力チャンネルインターフェイスの構造の詳細な
ブロック図である。 第１７図は、第３図に示される回路内に含まれるアナロ
グ／ディジタルサーボ回路の構造の詳細な概略図および
ブロック図である。 第１８図は、第４図に描かれる撓み回路サブストレート
上に支えられる光学エンコーダ回路の詳細な概略図であ
る。 第１９図は、第１１図に示される回路内に含まれるデー
タセパレータエレメントの詳細な概略図およびブロック
図である。 第２０図は、第１図に描かれるディスクファイルサブシ
ステムで追従されるトラックフォーマット化の図面であ
る。 図において、５は回転固定ディスクデータ記憶サブシス
テム、６はプリント回路カード、６ａは支持サブストレ
ート、７は細長いフレーム、８は取付フランジ、９は取
付ハードウェア、１０はへラドおよびディスクアセンブ
リ、１１は外周壁、１２はハウジング、１３はリセス、
１４はカバー、１５はねじ、１６はガスケット、１７は
プレーザフィルタ、１８はボート、１９はシール、２０
はマイクロスコープエアフィルタ、２１は角、２６はマ
スク、１００は光学エンコーダ、１０１はサーボセクタ
、１１２は可動スケール、１１３は放射状マイクロライ
ン、１１４はエンコーダアセンブリ、１１６は光源ホル
ダ、１１８はＬＥＤ光源、１２０は鏡、１２２は光電池
アレイキャリア、１２４は光電池アレイ、１２６はレテ
ィクル、１２８はボルト、１３０はテーブル頂部、１３
２は円筒シャンク、１３４は波形ばね座金、１３６は機
械仕上げ台、１３８はベース、１４０は留めナツト、１
４２は光学電子回路、１４４はプリント回路サブストレ
ート、１４６．１４８および１５０は拡張部分、１５２
はプラグ、１５４は井戸、１７２はねじ、１７４はスロ
ット、１７６は溝、１８６は印刷回路基板、１９４はね
じ切りされた開口、２００はディスクおよびスピンドル
モータサブアセンブリ、２０２はブラシレススピンドル
モータ、２０４は解放井戸、２０５はねじ、２０６は周
辺フランジ、２０８は機械仕上げ面、２１０は回転ハブ
、２１２は下方フランジ、２１３はスペーサ、２１４は
データディスク、２１５は磁気媒体データ記憶ディスク
、２１６はエアフロー発生器ディスク、２１８は留めね
じ、２２０および２２２は開口、２２４は遮閉領域、２
３０は解放シツピングラッチ、２３２は垂直ポスト、２
３４はベーン、２３６はフラグ、２３８は切欠、２４Ｇ
は指状部分、２５０は接地機構、２５２はスピンドルシ
ャフト、２５４はチップ、２５６はパッド、２５８は固
定囲い、２６０はプリント回路モジュール、２６２およ
び２６４はケーブル、２６６はチャンネル、２６８は集
積回路モータドライバ、２７０はフランジ、２７２は井
戸、２７３はねじ、３００は回転アクチュエータサブア
センブリ、３０１は中央開口、３０２はフレームの領域
、３０４は回転アクチュエータフレーム、３０６はカウ
ンタウェイト、３０７は電磁コイル、３０８は巻線、３
１０は接続ピン、３１１は成形材料、３１２は領域、３
１３は破壊止めポスト、３１４は支持拡張部分、３１５
および３１７は接面、３１６および３１８はアーム、３
１９は開口、３２０および３２２は浮動へラドデータト
ランスデユーサ、３２１は円筒ゴムガスケット、３２４
は固定シャフト、３２６は座金、３２８は下方軸受、３
３０はスペーサ、３３２は波形ばね座金、３３４は上方
軸受、３３６は留め座金、３３８はねじ、３４０は円筒
開口、３４９，３５３および３５５はジャック、３５０
は下方フラックスリターン磁石プレート、３５４は上方
フラックスリターン磁石プレート、３５２および３５６
は永久磁石、３５８は磁極反転領域、３６０はマイラー
回路接続フィルム、３６２はマイラープリント回路、３
６４は接続拡張部分、３６５はエツジコネクタ、３６６
はモノリシック集積回路、３６７は接続トレース、３６
９，３７１，３７３および３７５はプラグ、３８１はマ
イクロコンピュータ、３８３はプログラムメモリ、３８
５はアナログディジタルサーボ回路、３９０は駆動回路
、３９９はインデックスマーカ、４００は電子復帰ばね
、４０１はサーボウェッジ、４０９は読出／書込エレク
トロニクス、４１０はサーボセクタ、４１１はデータセ
パレータ、４１３はプログラマブルデータシーケンサ、
４１５はランダムアクセスメモリ、４１７はメモリ制御
装置、４１９は入力／出力チャンネルインターフェイス
、４２１はセクタバッファ、４２３はＢＩＯ５固定記憶
装置、４２５は３状態バスドライバ、４３１は制御バス
、４３３および４４７はデータバス、４３５および４３
７はデータ／アドレスバス、４３９，４４１，４４３，
４４５および４４９はアドレスバス、４６１および４７
５はレジスタ／制御論理ブロック、４６３は冗長度チェ
ック論理ブロック、４６５は直並列変換ブロック、４６
７は上位インターフェイスブロック、４６９はディスク
インターフェイスブロック、４７１および４８１はマイ
クロプロセッサインターフェイス、４７３はインターフ
ェイス、４７７はアドレス発生器、４７９はデータシー
ケンサインターフェイス、４８３は入力／出力インター
フェイス、４８５はボートアドレスデコードブロック、
４８７はＢＩＯＳメモリアドレスデコードブロック、４
８９は制御論理ブロック、４９１は３：１多重／ドライ
バブロック、４９３は出力データバッファ、４９５は入
力データバッファ、５０１はディジタルアナログ変換器
、５０５は演算増幅器ＤＡＣバッファ、５０９はサーボ
増幅器、５１３はスイッチング回路、５１９および５２
１はドライバ増幅器、５２３は感知抵抗器、５２５およ
び５２７は電流電圧変換器、５２９および５３１は比較
器、５３３および５３５は反転している増幅器、５３７
は電圧基準エレメント、５３８は６ｖバツフア、５３９
はバッファ増幅器、５４１は外部トラジスタ、５４３は
比較器回路、５４５は検出器増幅器、５５１は同期フィ
ールド修飾子回路、５５３は読出制御囲路、５５５はＳ
ＡＭ回路、５５７は位相ロック発振器、５５９はデコー
ドマシーン、５６１はビット同期論理ブロック、５６３
は書込アドレスマーク状態マシーン、５６５はコード化
マシーン、５６７はクロック発生および多重化回路、５
６９はテスト論理ブロックである。 特許出願人　プラス・ディベロップメント・Ｌｒ）　　
　　　　　　　　　　　　　（、Ｄａ′−１コイνす７ ＦＩＧ、　　８ｂ ＦＩＧ、　　＋２ ＦＩＧ、　　＋３ｂ ヒｌ（ｊ、　　ｌ、）Ｃ ＦＩＧ、　　１４ ＦＩＧ、　　１５

Claims (19)

【特許請求の範囲】
1. （１）上位コンピュータのハウジング内で用いるための
   モジューラユニタリディスクファイルサブシステムであ
   って、前記サブシステムは、前記サブストレートの１つ
   の接続端縁に沿って形成され、ケーブル布線なく前記ホ
   ストのデータ、アドレスおよび制御バスに直接プラグイ
   ン取付けすることができ、かつそれにディスクファイル
   サブシステムをそれに接続することができる信号接続手
   段を含む共通のユニタリ取付サブストレートを備え、前
   記接続手段は、制御およびデータ信号を前記上位コンピ
   ュータから得、かつ制御およびデータ信号を前記上位コ
   ンピュータに供給し、前記サブストレートは、空気軸受
   上の少なくとも１つの回転データ記憶ディスクのデータ
   記憶表面に近接して空中を浮動する放射状に位置決め可
   能なヘッドトランスデューサ、データ記憶表面に関して
   ヘッドトランスデューサの放射状位置を制御するディス
   ク記憶制御手段、ヘッドトランスデューサを介して記憶
   表面へのかつそこからの有効データの記憶および検索を
   制御するディスクファイル制御装置手段、およびディス
   クファイルサブシステムを上位コンピュータに直接接続
   しかつそれで用いられることを可能にするインターフェ
   イス手段を含む固定回転ディスクアセンブリを支えかつ
   相互接続する、モジューラユニタリディスクファイルサ
   ブシステム。
2. （２）前記信号接続手段のため、ケーブル布線なく前記
   ホストの電力バスに直接プラグイン取付けすることがで
   き、かつそれに接続することができる、特許請求の範囲
   第１項記載のモジューラユニタリディスクファイルサブ
   システム。
3. （３）前記ディスク記憶制御手段および前記ディスファ
   イル制御装置手段は、１つのプログラムされたディジタ
   ルマイクロコンピュータによって監視されかつ作動され
   る、特許請求の範囲第１項記載のモジューラユニタリデ
   ィスクファイルサブシステム。
4. （４）前記インターフェイス手段は、前記上位コンピュ
   ータの中央演算処理装置によって直接アクセスされかつ
   実行されるのに適する予め記憶された基本入力／出力ル
   ーチンを含む固定記憶装置をさらに備え、それによって
   前記サブシステムは前記上位コンピュータに取付けられ
   ることができ、かつそれによってそのようなルーチンを
   上位動作システム制御プログラムに加える必要なく用い
   られることができる、特許請求の範囲第１項記載のモジ
   ューラユニタリディスファイルサブシステム。
5. （５）上位コンピュータのためのモジューラユニタリデ
   ィスクファイルサブシステムであって、薄く小型の、か
   つ囲まれた放射状に可動なヘッドおよび固定回転ディス
   クアセンブリ、および前記ヘッドおよびディスクアセン
   ブリを装着しかつ支持し、かつ前記ディスクに対して前
   記ヘッドを動かす電気回路エレメントを装着し、支え、
   かつ接続する支持手段を備え、 データ記憶動作を制御する前記電子回路エレメントは、
   前記ヘッドを介して前記固定回転ディスクのデータ記憶
   表面上に形成される選択された同心データトラックの間
   からデータを記憶しかつ検索し、かつ前記ディスクファ
   イルサブシステムを前記上位コンピュータとインターフ
   ェイスさせ、前記支持手段は、その１つの接続端縁に沿
   って接続手段をさらに含み、前記接続手段は、前記上位
   コンピュータから電力、制御およびデータ信号を得、か
   つ前記上位コンピュータに制御、状況およびデータ信号
   を供給し、 前記支持手段は、ホストとサブシステムとの間にいかな
   るケーブル布線もなく、前記上位コンピュータのハウジ
   ング内の直接プラグイン装置として、前記サブシステム
   を支え、かつ前記サブシステムを前記上位コンピュータ
   と相互接続する、モジューラユニタリディスクファイル
   サブシステム。
6. （６）前記支持手段は、フレーム、および前記フレーム
   に取付けられる小プリント回路基板を備え、前記回路基
   板は、前記電子回路エレメントのすべてを実質的に支え
   、かつ前記接続手段を支える、特許請求の範囲第５項記
   載のモジューラユニタリディスクファイルサブシステム
   。
7. （７）前記支持手段は、前記ヘッドおよびディスクアセ
   ンブリを装着し、かつ前記電子回路エレメントおよび前
   記接続手段の実質的にすべてを支えるユニタリプリント
   回路基板を備える、特許請求の範囲第５項記載のモジュ
   ーラユニタリディスクファイルサブシステム。
8. （８）上位コンピュータのためのモジューラユニタリデ
   ィスクファイルサブシステムであって、前記サブシステ
   ムのための共通のユニタリ取付サブストレート、および 前記サブストレートによって支持されるディスク記憶手
   段を備え、前記ディスク記憶手段は、前記サブストレー
   トに対して回転自在である少なくとも１つの除去不可能
   なデータ記憶ディスク、前記サブストレートに対して予
   め定められた角速度で前記ディスクを回転するディスク
   回転手段、空気軸受効果によって前記ディスクの主要デ
   ータ記憶表面に近接して保持される少なくとも１つのデ
   ータトランスデューサ、前記サブストレートに取り外し
   可能に装着される前記トランスデューサのための支持手
   段を含むトランスデューサアクチュエータ手段を含み、
   前記アクチュエータ手段は、それによって、前記トラン
   スデューサがトラックシーク動作中、前記主要表面上に
   形成される同心データトラックの使用可能なものの間で
   動かされ、かつそれは、トラック追従動作中、選択され
   たデータトラックと整列して前記トランスデューサを維
   持し、 前記サブストレートは、 前記アクチュエータ手段に接続されるディスク記憶制御
   手段を支持し、前記ディスク記憶制御手段は、その上で
   トランスデューサが前記表面へのかつそこからのデータ
   を読出しかつ書込むために位置決めされてもよい前記デ
   ータトラックのいずれかの中心線に対するトランスデュ
   ーサの位置を示すトラック中心線位置情報に応答し、か
   つそれによって前記アクチュエータがトラックシーク動
   作中前記表面に対して放射状に前記トランスデューサを
   動かし、かつ前記アクチュエータがトラック追従動作中
   前記データ表面に対して整列位置に前記トランスデュー
   サを維持するコマンド信号にさらに応答するサーボ手段
   を含み、 前記サブストレートは、前記ディスク記憶制御手段およ
   び前記トランスデューサに接続されるディスクファイル
   制御装置手段をさらに支持し、前記制御装置手段は、前
   記上位コンピュータからデータファイルを受け、予め定
   められたデータフォーマットに従って前記表面上に記憶
   するために前記ファイルを再フォーマット化し、前記ト
   ランスデューサによって前記データ表面へかつそこから
   変換するのに適するアナログフォーマットへかつそれか
   らディジタルデータを変換し、かつトラックシーク動作
   中トラックシークコマンドを前記ディスク記憶制御手段
   に発生させかつ印加し、かつデータ追従動作中前記トラ
   ンスデューサを動作させるために読出／書込コマンドを
   発生させかつ印加し、 前記サブストレートはインターフェイス手段をさらに支
   持しかつ前記サブシステムを前記上位コンピュータにイ
   ンターフェイスするために前記上位コンピュータおよび
   前記ディスクファイル制御装置手段に接続され、かつ 前記サブストレートは、前記ディスク記憶手段および前
   記ファイル制御装置手段の動作を監視しかつ制御する、
   １つのプログラムされたディジタルマイクロコンピュー
   タ制御装置をさらに支持する、モジューラユニタリディ
   スクファイルサブシステム。
9. （９）前記ディスク記憶手段は、前記サブストレートか
   らのプラグおよびジャック接続によって分離可能であり
   かつ切断可能であるユニタリアセンブリを備える、特許
   請求の範囲第８項記載の上位コンピュータのためのモジ
   ューラユニタリディスクファイルサブシステム。
10. （１０）前記ディスク記憶制御手段、前記ディスクファ
    イル制御装置手段、前記インターフェイス手段、および
    前記１つのプログラムされたマイクロコンピュータ制御
    装置は、実質的に、プラグおよびジャック接続によって
    前記ディスク記憶手段から分離可能である１つのプリン
    ト回路基板上に完全に形成される、特許請求の範囲第９
    項記載の上位コンピュータのためのモジューラユニタリ
    ディスクファイルサブシステム。
11. （１１）前記サブストレートは、前記ディスク記憶ユニ
    タリアセンブリおよび前記１つのプリント回路基板を装
    着するフレームを備える、特許請求の範囲第１０項記載
    の上位コンピュータのためのモジューラユニタリディス
    クファイルサブシステム。
12. （１２）前記サブストレートは、前記プリント回路基板
    によって形成される、特許請求の範囲第１０項記載の上
    位コンピュータのためのモジューラユニタリディスクフ
    ァイルサブシステム。
13. （１３）前記上位コンピュータの中央演算処理装置によ
    って直接アクセスされかつ実行されるのに適する予め記
    憶された基本／出力ルーチンを含むメモリをさらに備え
    、それによって前記上位コンピュータは、上位動作シス
    テムのソフトウェア修正なしに前記サブシステムを用い
    ることができる、特許請求の範囲第８項記載の上位コン
    ピュータのためのモジューラユニタリディスクファイル
    サブシステム。
14. （１４）前記サブストレートは、前記上位コンピュータ
    のハウジング内に前記サブシステムを直接１つのコンポ
    ーネントとして装着するするようにされ、前記サブスト
    レートは、１つの接続端縁に沿って設けられ相補形電力
    を係合する電力および信号接続手段、およびそれによっ
    て電力を得、かつ制御信号およびデータを前記上位コン
    ピュータと交換するために直接電気上位コンピュータの
    データ、アドレスおよび制御信号接続手段を提供する、
    特許請求の範囲第８項記載の上位コンピュータのための
    モジューラユニタリディスクファイルサブシステム。
15. （１５）前記サーボ手段は、前記回転アクチュエータ手
    段と前記サブストレートとの間に多相位置情報を発生さ
    せる光学エンコーダを含む、特許請求範囲第８項記載の
    上位コンピュータのためのモジュータユニタリディスク
    ファイルサブシステム。
16. （１６）ハウジング内で上位パーソナルコンピュータに
    直接プラグイン取付けするためのかつそれで用いるため
    のモジューラユニタリディスクファイルサブシステムで
    あって、前記サブシステムは、前記サブシステムをパー
    ソナルコンピュータの内部のハウジングに物理的に取付
    ける共通のユニタリ取付サブストレート、および前記サ
    ブストレートの１つの接続端縁に沿った信号接続手段を
    備え、前記接続手段は、前記上位コンピュータのデータ
    、アドレスおよび制御線から制御およびデータ信号を得
    、かつ制御およびデータ信号を前記上位コンピュータに
    供給し、前記サブストレートは、少なくとも１つの回転
    記憶ディスク、および前記ディスク上に形成される同心
    データトラックの間で可動のデータトランスデューサヘ
    ッドを支えかつ相互接続し、データトラックに対してト
    ランスデューサヘッドの位置を制御するディスク記憶制
    御手段、前記サブシステムと前記上位パーソナルコンピ
    ュータとの間の有効データの転送を制御するディスクフ
    ァイル制御装置手段、および前記上位パーソナルコンピ
    ュータに直接プラグイン取付けすることができかつ信号
    接続手段を介してそれとともに用いることができるイン
    ターフェイス手段をさらに備える、モジューラユニタリ
    ディスクファイルサブシステム。
17. （１７）前記インターフェイス手段は、前記上位パーソ
    ナルコンピュータの中央演算処理装置によって直接アク
    セスされかつ実行されるのに適する予め記憶された基本
    入力／出力ルーチンを含む固定記憶装置をさらに備え、
    それによって前記サブシステムは、前記上位パーソナル
    コンピュータに取付けられ、かつそれによってそのよう
    なルーチンを上位動作システム制御プログラムに加える
    必要なく用いられることができる、特許請求の範囲第１
    ６項記載のモジューラユニタリディスクファイルサブシ
    ステム。
18. （１８）前記ディスク記憶制御手段および前記ディスク
    ファイル制御装置手段は、１つのプログラムされたディ
    ジタルマイクロコンピュータによって監視されかつ作動
    される、特許請求の範囲第１６項記載のモジューラユニ
    タリディスクファイルサブシステム。
19. （１９）２つの回転データ記憶ディスクおよび４つのデ
    ータトランスデューサヘッドを備え、各データ記憶表面
    に近接して前記トランスデューサヘッドがある、特許請
    求の範囲第１６項記載のモジューラユニタリディスクフ
    ァイルサブシステム。