JPH07109580B2 - 電気機械メモリの組立品 - Google Patents

電気機械メモリの組立品

Info

Publication number
JPH07109580B2
JPH07109580B2 JP62503531A JP50353187A JPH07109580B2 JP H07109580 B2 JPH07109580 B2 JP H07109580B2 JP 62503531 A JP62503531 A JP 62503531A JP 50353187 A JP50353187 A JP 50353187A JP H07109580 B2 JPH07109580 B2 JP H07109580B2
Authority
JP
Japan
Prior art keywords
drive
data storage
memory assembly
address
electromechanical memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62503531A
Other languages
English (en)
Other versions
JPH02500058A (ja
Inventor
バロー・エドワード・ジユニア
フオールターサツク・デイビツト・デイ
ピーター・ジヤツク
ロデイー・スチイーブン・パトリツク
スーン・エリツク・ブルース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Unisys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisys Corp filed Critical Unisys Corp
Publication of JPH02500058A publication Critical patent/JPH02500058A/ja
Publication of JPH07109580B2 publication Critical patent/JPH07109580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Pinball Game Machines (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Description

【発明の詳細な説明】 発明の背景 この発明はデータ処理装置用の電気機械メモリの組立品
に関し、特にそのような組立品をひとまとめにしたもの
に関する。
電気機械のメモリの組立品とは、ここでは複数のデータ
記憶ユニツトの組立品を意味しており、それらのそれぞ
れはデータ記憶媒体を物理的に移動させ、データセンサ
を通してデータの読み書きを行つている。そのようなデ
ータ記憶ユニツトに共通な2つの例として、デイスク駆
動装置やテープ駆動装置がある。
従来は、デイスク駆動装置やテープ駆動装置用に、それ
らがある組立品(アセンブリ)内でいかに相互接続され
るかを規定する種々の標準インターフエースが定められ
てきている。そのような規格の1つに、デイスク駆動装
置を接続するインターフエースを規定するESDIと呼ばれ
るものがあり、その他にテープ駆動装置同士を接続する
インターフエースを規定するQIC−02と呼ばれる規格が
ある。ここでは、これらの規格が参考として組み込まれ
ている。
基本的には、ESIDデイスク・インターフエースでは、制
御信号はデイスク・コントローラから他の全ての駆動装
置にデイジーチエイン接続されており、データ信号はコ
ントローラから各駆動装置に放射上に送られている。QI
C−02テープインターフエースでは、データ信号と制御
信号はいずれも、テープコントローラと他の全てのテー
プ駆動装置の間でデイジーチエイン接続されている。
また、ESDIとQIC−02インターフエースのいずれにおい
ても、その駆動装置に固有のアドレスを割当てるために
設定されるスイツチやジヤンパー線が各駆動装置上に設
けられている。この固有のアドレスは駆動装置をインタ
ーフエース信号を介して個々に選択し、ある時間に1つ
を動作させることができる。更には、いずれのインター
フエースにおいても、コントローラからのデイジーチエ
イン接続された信号を終端させるための抵抗を受入れる
ソケツトが各駆動装置に設けられており、終端抵抗はデ
イジーチエイン接続された最後の駆動装置のソケツトに
挿入されなければならない。
従つて、マルチドライブのメモリ組立品である駆動装置
をまず設置するには、全てのデイジーチエイン・ケーブ
ルや全ての放射状のケーブルを正しく接続されねばなら
ず、駆動装置の全てのアドレススイツチはそれぞれ異な
るようにセツトされ、終端抵抗は最後の駆動装置にのみ
挿入されなければならない。しかしながら、このような
工程は時間の浪費であり、人間によるエラーを招きやす
い。更に、多くの電気機械メモリ組立品では、スペース
を減らすことに重点が置かれているため、ケーブルや駆
動装置が小さなフレーム内に押込められ、手が届きにく
くなつている。
同様な問題が、既に存在しているメモリ組立品内に新し
い駆動装置を追加する場合にも発生する。新に駆動装置
を追加する場合は、既にある最後の駆動装置と新に追加
される駆動装置との間でデイジーチエインケーブルが接
続されなければならず、終端抵抗は既にある最終の駆動
装置から新しい駆動装置に移され、放射状ケーブル(デ
イスクの場合)はコントローラと新な最終の駆動装置と
の間で接続され、アドレススイツチは新な駆動装置に固
有なアドレスにセツトされなければならない。
最近では、単一の駆動装置のための設置手順を簡単にし
たメモリ“フアイルカード”が市場に出現してきてい
る。このフアイルカードとは、コントローラを含むプリ
ント基板で、その基板の後ろにピギーバツクの形に駆動
機構を取付ける様になつている。これは例えば、1968年
4月号のMini−Micro Systemsの28頁と32頁を参照され
たい。そのようなフアイルカードを設置する際には、カ
ードは背面にあるコネクタに簡単に差込まれて接続され
る。コントローラと駆動装置間のケーブルの接続は、基
板の後ろを通つてピギーバツクの形に取付けられた駆動
装置に接続され、これは工場で設置される。
しかしながら、これらフアイルカードはマルチドライブ
のメモリ組立品には適当でなく、他の駆動装置を追加す
るには、駆動機構やコントローラを含む他の新なフアイ
ルカードを追加しなければならない。そのカードのコン
トローラ部分は、カードの駆動装置部分とほぼ同等の価
格であるため、これは非経済的である。もし組立品内に
駆動装置部分だけをなんとかして取付けたいと思うと、
駆動基板上のピギーバツクの形に取付けられた駆動装置
と、ESDI、QIC−02或いは他の同様な規格を含む新な駆
動装置との間でのケーブル接続が必要となる。そして終
端抵抗は新な駆動装置に移動され、固有のアドレスがセ
ツトされる。しかし、このような設置工程は時間の浪費
であり、人間による作業のためエラーが発生しやすい。
よつて、本発明の主な目的は上述した欠点を克服した電
気機械メモリ組立品を提供することを目的とする。
発明の簡単な概要 本発明によれば、データ処理装置のための設置が簡単で
拡張が簡単な電気機械メモリ組立品であつて、背面を有
するフレームと、前記背面上の複数のプリント基板コネ
クタと、背面上のコネクタを相互に接続する導体と、 前記コネクタの1つに差込まれた基板上にあり、本質的
に背面の導体上に制御信号を出力したり、導体よりの制
御信号を受取るロジツク回路から成つているコントロー
ラと、 複数のデータ格納ユニツトであつて、各ユニツトが個々
のプリント基板上にあり、コネクタの独立した1つに差
込まれ、背面の導体を通してコントローラからの制御信
号に直接応答し、データ記憶媒体を物理的に移動させ、
データセンサを通してデータの読込みを行う機械的な駆
動機構からなつている複数のデータ格納ユニツトと、 各データ格納ユニツトは駆動装置にアドレスを設定する
ためのスイツチと、設定されたアドレスが同じであると
き、駆動装置を選択するアドレス信号を受取るためのア
ドレス端子を有しており、これらスイツチは各駆動装置
に同じアドレスを割当るように設定されており、個々の
アドレス信号はコントローラ基板より各駆動装置上の同
じアドレスを有する端子に個々の背面の導体を通して送
られる。
コントローラからデイジーチエインの形で背面の導体を
介して全ての駆動装置に送出された制御信号は、背面の
導体を通してコントローラに戻される。そして、それら
はそれぞれの抵抗で終端される。
図面の簡単な説明 この発明の種々の特徴と利点は添付した図面に従つてこ
こに詳述される。
第1図は本発明に従つて描かれた電気機械的なメモリ組
立品を絵画化した図、 第2図はデイスク駆動装置を含む第1図のメモリ組立品
の基板の1つの詳細を示す図、 第3図は第1図のメモリ組立品における背面板上のコネ
クタの結合と、これらコネクタ間の導体を示す図、そし
て 第4図は第1図のメモリ組立品のデイスクとテープ駆動
装置の制御基板の詳細なレイアウトを示す図である。
発明の詳細な説明 以下、図面を参照しながらこの発明に従つて構成された
電気機械メモリ組立品の好適な実施例を詳細に説明す
る。この実施例は第1図の絵画図に示されている。これ
はフレーム10と、フレームの背面にボルト留めされた背
面板11と、背面板に差込まれる2つのタイプのプリント
基板20と30とを含んでいる。
基板20のそれぞれは本質的に論理集積回路21のみを保持
し、基板30の各々はデイスクやテープ等のデータ記憶媒
体の駆動機構31のみを保持している。基板20上の唯一の
他の部材としては背面板11のコネクタ22′に対応して接
続されるコネクタ22と、コネクタ22の集積回路21との間
で信号を伝達する導体23がある。同様に、基板30上の他
の部材としては、背面板11のコネクタ32′に対応して接
続されるコネクタ32と、コネクタ32と駆動機構31との間
で信号を伝達する導体33とがある。
基板30の1つの詳細が第2図に示されている。この特別
な基板30はカリフオルニア州 95134、サン・ホゼ 61
イースト ダゲツトにあるマツクストー(Maxtor)社
から発売されているEXT−45デイスク駆動装置を保持し
ている。これは非フオーマツト時で76.4メガバイトのメ
モリ容量を有し、高さ3.25インチ、幅5.75インチ、奥行
8インチ、その重量は6.3ポンドで、基板30とスペーサ3
5を通して4本のネジ34で基板30に取付けることができ
る。
第2図の駆動装置の主要な部品は、データ記憶媒体40と
リード/ライトヘツド41、ヘツド用キヤリツジ42、記憶
媒体40とキヤリツジ42とを移動するためのモータ43など
である。駆動装置31とコネクタ32との間で信号の伝達や
受取りを行う駆動用の電気回路44が設けられている。こ
の駆動回路はデイスク・インターフエース規格ESDIに準
拠して動作する。
ESDI規格がデイスク駆動装置の全てにデイジーチエイン
接続するように規定している信号は、フラツトケーブル
51aとコネクタ51b及びエツチングされた金属線51cを通
つている。また、ESDI規格が各デイスク駆動装置に放射
上に接続するように規定している信号は、フラツトケー
ブル52aとコネクタ52b及びエツチングされた金属線52c
を通つている。DC電源は、ケーブル53a,コネクタ53b,エ
ツチングされた金属線53cを介してデイスク駆動装置に
供給されている。ケーブル51a,52a,53aはコネクタ(駆
動装置に隠れている)を介して駆動回路44に接続されて
いる。
基板30のうちの他の1つは、テーブル駆動装置を保持し
ており、この基板はデイスク31がテープ駆動装置に置き
代えられ、放射上に接続する部品52a,52b,52cが取外さ
れた以外は第2図の基板と同一である。適当なテープ駆
動装置として、カリフオルニア州 92626、コスタ・メ
サ、キデイラツク ストリート 3540のアーカイブ(Ar
chive)社製の5320Cスコーピオン1/4インチ・ストリー
ミングカートリツジ・テープ駆動装置がある。それは20
メガバイトの記憶容量を有し、高さ1.6インチ、幅5.7イ
ンチ、奥行8.0インチ、重さ3.0ポンドで、第2図のデイ
スク駆動装置と同様にネジ34とスペーサ35によつて基板
30に取付けることができる。
テープインターフエース規格QIC−02に適合して動作す
る駆動回路がこのテープ基板上に設けられている。QIC
−02規格が全ての駆動装置にデイジーチエインに接続す
るように規定している信号は、フラツトケーブル51aと
コネクタ51b及びエツチングされた金属線51cを通して流
れる。DC電源はケーブル53a,コネクタ53b,エツチングさ
れた金属線53cを介してテープに供給される。
第3図は背面板11に沿つて位置している連結されるコネ
クタ22′と32′を示している。論理集積回路21を保持し
ている基板20は参照番号61a−61iで示された位置のいず
れかの連結コネクタ22′に挿入される。また、デイスク
駆動装置を保持している基板30は、62a−62cの位置のい
ずれかで連結コネクタ32′に挿入される。更に、テープ
駆動装置を保持している基板30は位置63a−63cのいずれ
かで連結コネクタ32′に挿入される。
第3図はまた、コネクタ22′と32′との間で種々の信号
を伝達する背面板11上の導体を示している。位置61aの
コネクタ22′は単一の制御基板20a(第4図参照)を保
持し、この制御基板は全てのテープやデイスク駆動装置
を制御している。この基板20aと駆動装置との間でデイ
ジーチエイン接続された導体は、参照信号51dで示され
ており、基板20aと駆動装置(デイスク駆動装置のみ)
との間の放射上の導体は、参照記号52dで示されてい
る。また、駆動装置間の電源用導体は参照記号53dで示
されている。
制御基板20aによつて出力された信号を伝えるデイジー
チエイン接続された導体51dは、その制御基板にループ
バツクされている。このループは参照記号54で示されて
いる。ループバツクされた信号は、制御基板20a上の抵
抗回路R(第4図参照)で反射を減衰するように終端さ
れている。終端抵抗用のソケツトはデイスクやテープ駆
動装置上に備えられて、第2図の参照記号45で示されて
いる。しかし、ここでは、これらソケツトの全ては空の
ままである。
デイスクインターフエース規格ESDIによれば、各デイス
クは3本のデイジーチエイン接続された駆動装置選択
(DS)信号DS3,DS2,DS1によつて選択される。1,2,3,4,
5,6,7と番号が付けられたデイスクは、信号DS3,DS2,DS1
がそれぞれ“001"“010"“011"“100"“101"“110"“11
1"のときに選択される。信号DS3,DS2,DS1が“000"のと
きはどのデイスクも選択されない。しかし、第3図で
は、デイジーチエイン接続されていない信号DS3′、DS
2′、DS1′が信号DS3、DS2、DS1の代わりに送られてい
る。
信号DS3′、DS2′、DS1′はそれぞれ導体55c,55b,55aに
送出される。導体55c上の信号DS3′は位置62cの、ESDI
が信号DS1受取ると規定しているコネクタ端子に送ら
れ、導体55bの信号DS2′は、ESDIにより信号DS1を受取
るように規定されている位置62bのコネクタ端子に送ら
れ、導体55a上の信号DS1′は、ESDIが信号DS1を受取る
ように規定している位置62aのコネクタ端子に送られて
いる。そして、ESDIが信号DS2、DS3を受取るように指定
しているコネクタ端子は接地されている。
また、テープインターフエース規格QIC−02によれば、
デイジーチエイン接続された要求信号(REQUEST信号)
とともに8ビツトの幅を有するデイジーチエイン接続さ
れたバスが各テープ駆動装置を選択するのに使用され
る。そのREQUEST信号とともにこのバス上には種々のコ
マンドが出力され、このREQUEST信号とともに出力され
たバス上の16進コード“01"“02"“04"“08"は、それぞ
れデイスク駆動装置1、2、3、4を選択する。ここで
は新なデイジーチエイン接続されていないREQUEST1′,R
EQUEST2′,REQUEST3′信号がREQUEST信号に代つて出力
される。
REQUEST1′は、QIC−02がデイジーチエイン接続されたR
EQUEST信号を受入れるように規定している位置63aのコ
ネクタ端子に接続されている導体56aに出力される。REQ
UEST2′は、QIC−02がデイジーチエイン接続されREQUES
T信号を受入れるように規定している位置63bのコネクタ
端子に接続された導体56bに出力される。そして、REQUE
ST3′は、QIC−02がデイジーチエイン接続されたREQUES
T3信号を受入れるように規定している位置63cのコネク
タ端子に出力される。
それぞれのデイスクとテープ駆動装置は、第2図の参照
記号46で示されたような、駆動装置へのアドレスを割当
てる様に作用するアドレススイツチやアドレスプラグを
含んでいる。ESDIとQIC−02では共に、これらのスイツ
チが各駆動装置に対し異なるアドレスを割当てる様にセ
ツトされなければならないと規定しているが、ここでは
スイツチやプラグは、各駆動装置にアドレス#1を割当
てる様にセツトされている。
位置61aでコネクタ22′に差込まれ、デイスクやテープ
駆動装置への制御信号を出力する制御基板20aの詳細な
構造は第4図に示されている。その制御基板20には、バ
ス制御用集積回路70、デイスクインターフエース制御回
路71、データシーケンサ集積回路72、テープインターフ
エース制御用集積回路73、データバツフア用集積回路74
及びマイクロプロセツサ75等を含んでいる。好ましく
は、集積回路71,72,73,74及び75はそれぞれOMTI5080,OM
TI5060,OMTI5080,OMTI5070及びザイログ製Z8681−16で
ある。
動作時、デイスク駆動装置或いはテープ駆動装置からの
データの読出し或いは書込みを行うコマンドは、バス制
御用集積回路70で受入られる。そのコマンドは背面板上
の全ての論理基板20を相互に接続する時分割バス57を介
して受入れられる。マイクロプロセツサ75は受入れたコ
マンドに応答し、その応答として、そのコマンドを実行
するためにバス77の信号により集積回路70〜73を直接選
択して指示する。
デイスク或いはテープに書かれるデータの完全なブロツ
クは、まずバス57からバスコントローラ70を通してデー
タバツフア74に送られる。デイスクへの書き込みのため
に、データはリアルタイムで、バス78からデータシーケ
ンサ72を通りデイスクインターフエース制御部71を通し
て放射状導体52e−52aに出力される。テープへの書き込
みには、バス78上のデータはテープインターフエース制
御部73を通してデイジーチエイン接続された導体51e−5
1aへと出力される。
デイスクから読み出されたデータは、リアルタイムで放
射状導体を通し、デイスクコントローラ71、データシー
ケンサ72を通してデータバツフア74に送られる。テープ
から読み出されたデータはリアルタイムで、デイジーチ
エイン接続された導体51a−51eを通り、テープコントロ
ーラ73を通してデータバツフア74に送られる。バツフア
74からのデータはバス78、バスコントローラ70を通して
バス57に出力される。
また、第4図の制御基板には、デイスクへの導体55a−5
5c上に信号DS3′、DS2′、DS1′を出力する回路81や、
テープ駆動装置への導体56a−56c上に信号REQUEST1′、
REQUESST2′及びREQUEST3′を出力する回路82を含んで
いる。詳細に示したように、回路82はPLAデコーダ91、
3個のORゲート92と3個のANDゲート93とを含んでい
る。動作時は、デコーダ91は集積回路73からのQIC−02
の8ビツトのデイジーチエイン接続された信号を入力し
て、16進コード“01"“02"“04"“0X"(Xは、不定)の
出現を検知している。
コード“01"或いは“0X"がデコードされると、上方のOR
ゲートからの出力信号がツルーになる。コード“02"或
いは“0X"がデコードされると、中央のORゲートの出力
信号がツルーになる。そして、コード“03"或いは“0X"
がデコードされると、下部のORゲートからの出力信号が
ツルーになる。ORゲート92からの信号がゲート93によつ
てQIC−02のREQUEST信号とのANDがとられ、REQUEST
1′、REQUEST2′及びREQUEST3′の信号が作成される。
回路81はPLAデコーダ集積回路94だけで構成されてお
り、この回路は集積回路71からの信号DS3、DS2、DS1を
入力している。このデコーダは信号DS3、DS2、DS1がオ
クタル(8進数)の“3"のとき信号DS3′をツルーにし
て出力し、信号DS3、DS2、DS1がオクタルの“2"のとき
に信号DS2′をツルーにし、信号DS3、DS2、DS1がオクタ
ルの“1"のときに信号DS1′をツルーにしている。
上述した電気機械メモリ組立品の主な特徴は、最初に駆
動装置を設置しやすく、その数を拡張しやすい点にあ
る。駆動装置を最初に設置するときは、アドレススイツ
チ45は全ての駆動装置にアドレス“1"を割当てるように
セツトされる。そして、ソケツト46の終端抵抗は駆動装
置から除去される。デイスク駆動装置を取付けた基板30
は、位置62a−62cの背面板のコネクタ32′に簡単に差込
まれる。テープ駆動装置が取付けられた基板30は背面板
のコネクタ32′の位置63a−63cのいずれにも簡単に差込
まれる。
その後、いつでも、他のデイスクやテープ駆動装置を、
その駆動装置のアドレススイツチを“1"にセツトし、そ
の終端抵抗を取外し、駆動装置が取付けられた基板30を
空いているコネクタに差込むだけで簡単に追加すること
ができる。アドレススイツチのセツトや終端抵抗の取外
しは工場でも行うことができるため、フイールドでは基
板30を空いているコネクタに差込むだけでよい。ケーブ
ルや終端抵抗、或いはスイツチ等をその前に設置されて
いた駆動装置より移動する必要がないため、拡張が早く
でき、人間の操作によるエラーの発生がない。また、論
理基板20を更に追加する必要がないため、拡張が非常に
低コストで実現できる。
ここに開示されたメモリ組立品の他の特徴は、ある主の
タイプのハードウエアの故障を早く直すことができる点
にある。例えば、駆動装置位置の1つのコネクタ32′に
欠陥があると、その問題は、対応する駆動装置の基板30
を違うコネクタ位置に移動することによつて簡単に修繕
できる。ケーブルやアドレススイツチ或いは終端抵抗を
変える必要がない。放射状の導体52dに故障が発生した
場合も、同様にして修理できる。
この発明に関する好適な実施例のメモリ組立品は、詳細
に説明されたが、異なる多くの変更や修正を、この発明
の趣旨や要旨から逸脱することなく付加することが可能
である。
例えば、全てのデイスク駆動装置は同一である必要はな
く、テープ駆動装置も全て同じである必要はない。それ
らは異なるメモリ容量を有していても良く、異なる機構
や、異なる動作速度であつてもよい。適当な互換性のあ
るデイスク駆動装置として、マツクストー(Maxtor)社
製のEXT−4175、EXT−4280、EXT4380等があり、適当な
互換性のあるテープ駆動装置としてアーカイブ(Archiv
e)社製の5920Cや5945C等がある。
従つて、本願発明のは上述した詳細な説明に限定される
ものでなく、添付したクレイムによつて規定されるもの
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フオールターサツク・デイビツト・デイ アメリカ合衆国、カリフオルニア州 92026、エスコンデイード、イースト バ リー パークウエイ 2135 (72)発明者 ピーター・ジヤツク アメリカ合衆国、カリフオルニア州 92127、サン デイエゴ、ロフト トレイ ル ドライブ 16101 (72)発明者 ロデイー・スチイーブン・パトリツク アメリカ合衆国、カリフオルニア州 92126、サン デイエゴ、スピツトフアイ アー・ロード 11450 (72)発明者 スーン・エリツク・ブルース アメリカ合衆国、カリフオルニア州 92109、サン デイエゴ、#1ビイ、パー カー プレイス 1235 (56)参考文献 特開 昭61−282919(JP,A) 特開 昭60−201461(JP,A) 特開 昭60−29989(JP,A) 実開 昭61−25647(JP,U)

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】データ処理システム用の電気機械メモリの
    組立品であって、 背面板と、該背面板上の複数の基板用コネクタと、前記
    背面板上で前記基板用コネクタを相互に接続する導体と
    を有するフレームと、 前記基板用コネクタの1つに差込まれ、前記背面板の導
    体に制御信号を出力したり、前記背面板の導体からの制
    御信号を受け取る論理回路とを備えるプリント回路板上
    の制御部と、 それぞれが前記基板用コネクタの1つに差込まれる個々
    の基板上に取付けられ、前記背面板の導体よりの制御信
    号に応じてデータ記憶媒体にデータを記憶し、または前
    記データ記憶媒体よりデータを読出す駆動部を備える複
    数のデータ記憶ユニットとを備え、 前記駆動部のそれぞれは、前記駆動部のアドレスをビッ
    ト情報で設定するためのスイッチと、アドレス信号を入
    力し前記アドレス信号が前記スイッチにより設定された
    ビット情報と等しい時に前記駆動部を選択するためのア
    ドレス端子とを有し、 前記制御部は各駆動部に対して異なるアドレスを発生
    し、前記異なるアドレスのそれぞれに対応して、それぞ
    れ異なる1本の所定の信号線上に1ビット信号の1を出
    力する回路を具備し、 前記背面板上の導体は、前記異なるアドレスのそれぞれ
    に対応して出力される前記所定の信号線上の1ビット信
    号のそれぞれを、前記駆動部のそれぞれの前記アドレス
    端子の内の1端子であって全ての駆動部において同じ端
    子位置となる所定の1端子に出力するように配線され、 前記駆動部のそれぞれの前記スイッチは、前記所定の1
    端子に対応するビットが1となり、それ以外の端子に対
    応するビットが0になるように設定されていることを特
    徴とする電気機械メモリの組立品。
  2. 【請求項2】前記データ記憶ユニットの1つはディスク
    ドライブであることを特徴とする請求項1に記載の電気
    機械メモリの組立品。
  3. 【請求項3】前記データ記憶ユニットの1つはテープド
    ライブであることを特徴とする請求項1に記載の電気機
    械メモリの組立品。
  4. 【請求項4】前記制御信号を伝達する前記背面板上の1
    組の導体が前記制御部から前記データ記憶ユニットにデ
    イジーチェインされ、前記制御部に戻されて制御部内で
    それぞれの抵抗で終端されることを特徴とする請求項1
    に記載の電気機械メモリの組立品。
  5. 【請求項5】前記データ記憶ユニットの少なくとも2つ
    は異なる記憶容量を有していることを特徴とする請求項
    1に記載の電気機械メモリの組立品。
  6. 【請求項6】前記データ記憶ユニットの少なくとも2つ
    は異なる速度で動作することを特徴とする請求項1に記
    載の電気機械メモリの組立品。
  7. 【請求項7】前記データ記憶ユニットの少なくとも2つ
    は異なる物理的形状を有していることを特徴とする請求
    項1に記載の電気機械メモリの組立品。
JP62503531A 1986-05-28 1987-05-04 電気機械メモリの組立品 Expired - Lifetime JPH07109580B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US867,459 1986-05-28
US06/867,459 US4811275A (en) 1986-05-28 1986-05-28 Addressing system for an expandable modular electromechanical memory assembly
PCT/US1987/001006 WO1987007405A1 (en) 1986-05-28 1987-05-04 Easily installable and easily expandable electromechanical memory assembly

Publications (2)

Publication Number Publication Date
JPH02500058A JPH02500058A (ja) 1990-01-11
JPH07109580B2 true JPH07109580B2 (ja) 1995-11-22

Family

ID=25349809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62503531A Expired - Lifetime JPH07109580B2 (ja) 1986-05-28 1987-05-04 電気機械メモリの組立品

Country Status (5)

Country Link
US (1) US4811275A (ja)
EP (1) EP0270613A1 (ja)
JP (1) JPH07109580B2 (ja)
CA (1) CA1323693C (ja)
WO (1) WO1987007405A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056060A (en) * 1987-03-13 1991-10-08 Apple Computer, Inc. Printed circuit card with self-configuring memory system for non-contentious allocation of reserved memory space among expansion cards
IT1217801B (it) * 1988-06-08 1990-03-30 Honeywell Rull Italia S P A Apparato per rimozione/inserzione a caldo su un bus di connessione di unita, di registrazione magnetica a supporto non rimovibile
GB2241118A (en) * 1990-02-15 1991-08-21 Ibm Electrical apparatus with forced air cooling
US5185881A (en) * 1990-09-12 1993-02-09 Marcraft International Corporation User repairable personal computer
EP0507503A3 (en) * 1991-04-05 1993-09-29 International Business Machines Corporation Method and apparatus for directly and automatically accessing a bank of data storage devices with a computer
US5726922A (en) * 1994-01-03 1998-03-10 International Business Machines Corp. Assembly for removably connecting data storage devices
JP3694548B2 (ja) * 1995-08-21 2005-09-14 株式会社日立グローバルストレージテクノロジーズ ハードディスク実装方法およびバス実装方法
CA2295182A1 (en) 1997-06-26 1999-01-07 Siemens Aktiengesellschaft Chassis with a backplane carrying printed interconnects
US6697214B2 (en) * 2001-04-26 2004-02-24 International Business Machines Corporation Removable disk drive with separable electrical and mechanical components
JP2003204340A (ja) * 2001-10-31 2003-07-18 Yazaki Corp 車載用多重通信装置
US20030131167A1 (en) * 2001-12-20 2003-07-10 Rankin Linda J. Node ID discovery
US6970349B2 (en) * 2003-03-21 2005-11-29 Hewlett-Packard Development Company, L.P. Expandale modular storage unit
JP4260554B2 (ja) * 2003-06-17 2009-04-30 株式会社日立製作所 ストレージ装置用筐体、及びストレージ装置
US7296117B2 (en) * 2004-02-12 2007-11-13 International Business Machines Corporation Method and apparatus for aggregating storage devices
US7296116B2 (en) * 2004-02-12 2007-11-13 International Business Machines Corporation Method and apparatus for providing high density storage
US7447273B2 (en) * 2004-02-18 2008-11-04 International Business Machines Corporation Redundancy structure and method for high-speed serial link
US7576997B2 (en) * 2004-09-20 2009-08-18 Fujitsu Limited Backplane extension apparatus and method
US20060059664A1 (en) * 2004-09-20 2006-03-23 Sheng Yang S Button structure
US8166343B2 (en) * 2009-12-01 2012-04-24 Hamilton Sundstrand Corporation Processing system hardware diagnostics
WO2017050359A1 (en) * 2015-09-22 2017-03-30 Ovh Modular backplane

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029989A (ja) * 1983-07-29 1985-02-15 Mitsubishi Electric Corp 磁気デイスク装置
JPS6125647B2 (ja) * 1980-01-08 1986-06-17 Asahi Glass Co Ltd
JPS61282919A (ja) * 1985-06-04 1986-12-13 クウォンタム・コーポレイション モジユ−ラユニタリデイスクフアイルサブシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443866A (en) * 1975-08-27 1984-04-17 Corning Glass Works Automatic device selection circuit
US4250563A (en) * 1979-08-09 1981-02-10 Allen-Bradley Company Expandable programmable controller
US4562535A (en) * 1982-04-05 1985-12-31 Texas Instruments Incorporated Self-configuring digital processor system with global system
US4626846A (en) * 1984-05-22 1986-12-02 Northern Telecom Limited Bus arrangement for addressing equipment units and a method therefor
US4680674A (en) * 1984-07-16 1987-07-14 Moore Fergus E Modular computer system with integral electronic bus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125647B2 (ja) * 1980-01-08 1986-06-17 Asahi Glass Co Ltd
JPS6029989A (ja) * 1983-07-29 1985-02-15 Mitsubishi Electric Corp 磁気デイスク装置
JPS61282919A (ja) * 1985-06-04 1986-12-13 クウォンタム・コーポレイション モジユ−ラユニタリデイスクフアイルサブシステム

Also Published As

Publication number Publication date
JPH02500058A (ja) 1990-01-11
CA1323693C (en) 1993-10-26
WO1987007405A1 (en) 1987-12-03
US4811275A (en) 1989-03-07
EP0270613A1 (en) 1988-06-15

Similar Documents

Publication Publication Date Title
JPH07109580B2 (ja) 電気機械メモリの組立品
US7271999B2 (en) Enclosure for computer peripheral devices
US20040083324A1 (en) Large array of mass data storage devices connected to a computer by a serial link
US6906918B2 (en) Enclosure for computer peripheral devices
US5666557A (en) Method and apparatus for automatically assigning device identifiers on a parallel data bus
US6131141A (en) Method of and portable apparatus for determining and utilizing timing parameters for direct duplication of hard disk drives
JP2001256003A (ja) ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法
US20080130219A1 (en) Enclosure for computer peripheral devices
JPH1139105A (ja) 記憶サブシステム内でのドライブ移動及び記憶サブシステムへのボリューム追加のための装置及び方法
JP2000207137A (ja) 情報記憶装置
JPH0449413A (ja) アレイディスク装置のドライブ位置確認方式
JPH04303250A (ja) 局所メモリ拡張能力を有するコンピュータ・システム
JP2892910B2 (ja) ディスクアレイシステム
US7730231B2 (en) Data transfer interface for a direct transfer of data from a first device to a second device
US20040083323A1 (en) Large array of SATA data device assembly for use in a peripheral storage system
US5948075A (en) System for identifying operating parameters in a storage enclosure having each of first connector only for specifying a physical location associated with each of backplane interfaces
US20060271733A1 (en) Stacked drives and analyzer
JPH0822379A (ja) ディスクアレイ装置
US20030227703A1 (en) Hard disk drive with application-specific components
WO1994001864A1 (en) Recording apparatus in which plural recording media can be loaded
Lewis et al. Design of an advanced development model optical disk-based redundant array of independent disks (RAID) high speed mass storage subsystem
US11114126B2 (en) Disk drive server
US6563595B1 (en) Method of communicating with a SCSI bus device that does not have an assigned SCSI address
JPH01309117A (ja) 磁気デイスク装置
US20240134814A1 (en) Scaling midplane bandwidth between storage processors via network devices