JPS61281337A - 処理装置間の情報伝達方式 - Google Patents

処理装置間の情報伝達方式

Info

Publication number
JPS61281337A
JPS61281337A JP12243285A JP12243285A JPS61281337A JP S61281337 A JPS61281337 A JP S61281337A JP 12243285 A JP12243285 A JP 12243285A JP 12243285 A JP12243285 A JP 12243285A JP S61281337 A JPS61281337 A JP S61281337A
Authority
JP
Japan
Prior art keywords
information
circuit
processor
service processor
main processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12243285A
Other languages
English (en)
Inventor
Yasuhiro Ishii
保弘 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12243285A priority Critical patent/JPS61281337A/ja
Publication of JPS61281337A publication Critical patent/JPS61281337A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は処理装置間の情報伝達方式に係り、特にサービ
スプロセッサと本体処理装置間の情報伝達に好適な処理
装置間の情報伝達方式。
〔発明の背景〕
サービスプロセッサと本体処理装置間の情報伝達におい
て、サービスプロセッサから本体処理装置へ、または、
逆方向に情報伝達が非同期に行なわれる。これを1つの
レジスタを介して行なおうとすると、画処理装置が同時
に情報伝達を始めると、同時に1つのレジスタに書込み
を行なうのでどちらかの情報が喪失することとなる。
この情報の喪失を防止する方法として、例えば特開昭5
4−150938号公報に7F、されるように、レジス
タの書込みを行なうと、他の処理装置からのレジスタへ
の書込みを禁止する方式がある。しかしこの方式の場合
、レジスタへの書込みを禁止された方の処理装置におけ
る再送処理を行なう必要がある。
〔発明の目的〕
本発明の目的は、非同期に発生するサービスプロセッサ
と本体処理装置間の情報伝達要求の衝突を回避する情報
伝達方式を提供することにある。
〔発明の概要〕
本発明の特徴は情報伝達の開始制御権をサービスプロセ
ッサに持たせ、本体処理装置が情報伝達を開始したい場
合、一旦その要求を割込み信号を用いてサービスプロセ
ッサに伝え、サービスプロセッサが情報を受付ける準備
が調りた時点で、サービスプロセッサが本体処理装置に
対して情報伝達の指示を行なうことにより1本体処理装
置からの情報伝達とサービスプロセッサからの情報伝達
が同時に発生しないように制御せしめることにある。
〔゛茜明の実施例〕
以下、本発明の一実施例を第1図をもって説明するっ 第1図は本発明の情報伝達方式の一実施例のブロック図
である。サービスプロセッサ10はマイクロプロセッサ
11.バス12.メモリ13、割込み受付は回路14、
割込み信号発生回路15、情報設定報告回路16、情報
設定受付は回路17を具備している。
また本体処理装置20もプロセッサ21、バス22.コ
ントロールストレッジ23、割込み受付は回路24、割
込み信号発生回路25、情報設定報告回路26、情報設
定受付は回路27を具備している。このサービスプロセ
ッサ10と本体処理装置20のインタ゛フェースとして
、本体処理装置20内に割込み信号線30、割込み信号
@31、情報設定報告信号線32.情報設定報告信号線
33およびレジスタ34を具備している。
サービスプロセッサ10のメモリ13上にはプログラム
が格納されており、情報伝達を制御している。
割込み信号発生回路15は割込み信号線31を介して本
体処理装置200割込み受付は回路24に接続されてお
り、メモリ13上のプログラムの指令を受けると1本体
処理装置20上のプロセッサ21に割込みを起こすこと
ができる。同様に本体処理装置20上の割込み信号発生
回路25は割込み信号線30を介してサービスプロセッ
サ10上の割込み受付は回路14に接続されており、コ
ントロールストレッジ23上のマイクロプログラムの指
令を受けるとサービスプロセッサ10上のマイクロプロ
セッサ11に割込みを起こすことができる。
サービスプロセッサ10の情報設定受付回wr16は情
報設定報告信号線32を介して本体処理装置20の情報
設定受付は回路27に接続されており、メモリ13上の
プログラムの指令を受けると、情報設定受付は回路27
の内部フリップフロップをオンとすることができる。ま
たコントロールストレッジ23上のマイクロプログラム
にてこのフリップフロップの内容を読取り、リセットr
ることができる。
同様K、本体処理装置20の情報設定報告回路26は情
報設定報告信号線33を介して、サービスプロセッサ1
0の情報設定受付は回路17に接続されており、コント
ロールストレッジ23上のマイクロプログラムの指令を
受けると、情報設定受付は回路17の内部フリップフロ
ップをオンとすることができる。また、メモリ13上の
プログラムは、この内部フリップフロップの内容を読取
り、リセットすることができる。
レジスタ34はサービスプロセッサ10のバス12およ
び本体処理装置20のバス22に接続されており。
メモリ13上のプログラム2よびコントロールストレッ
ジ上のマイクロプログラムにてレジスタに情報な薔込み
読出しすることができる。
第2図K、サービスプロセッサ10から本体処理装置2
0に情報を伝達する場合におけるレジスタ34の内容を
示す。サービスプロセッサ10は書込みコマンドと伝達
したい情報をレジスタ34に書込み、本体処理装置20
は書込みレスポンスをレジスタ34に書込む。
第3図に本体処理装置20からサービスプロセッサ10
に情報を伝達する場合に8けるレジスタ34の内容を示
す。サービスプロセッサ10は読取りコマンドをレジス
タ34に書込み、本体処理装置10は読取りレスポンス
と伝達したい情報をレジースタ34に誉込む。
以下、実施例について動作を説明する。
第4図にサービスプロセッサ10から本体処理装置20
に情報を伝達する場合の手順を示す。サービスプロセッ
サ10で伝達したい情報が発生すると、メモリ13上の
プログラムは、次のステップを実行する。
ステップ101:レジスタ34に書込みコマンドと伝達
したい情報を設定する。
ステップ102 :情報設定報告回路16に指示し。
レジスタ34の情報を設定したことを報告する。
ステップ103 :割込み信号発生回路15に指示し相
手に割込みをかける。
ステップ104:情報設定受付は回路17をセンスして
、相手がレジスタ34にレスポンスを設定するまで待つ
。この間1本体処理装置20が動作する。
ステップ105:レジスタ34の内容を読取り、−1込
みレスポンスをチェックし、情報が正しく本体処理装置
20に届いたことを確uTる。
本体処理装置20のコントロールストレッジ23上のマ
イクロプログラムはステップ104の間1次のステップ
を実行する。
ステップ111:情報設定受付は回路27をセンスして
レジスタ34に情報が設定されていることを確認する。
設定されている場合ステップ112に進むが、設定され
ていない場合1本割込みを無視する。
ステップ112:レジスタ34の内容を読取る。
ステップ113:書込みコマンドであるか否かチェック
する。書込みコマンドの場合ステップ114に進むが、
読取りコマンドの場合、第5図のステップ215に進む
ステップ114:正しく情報を受取ったことを示すため
、レジスタ34に書込みレスポンスを設定する。
ステップ115:レジスタ341C情報を設定したこと
を相手に報告するよう、情報設定報告回路26に指示す
る。
第5図に本体処理装置20からサービスプロセッサlO
に情報を伝達する手順を示す。本体処理装置200マイ
クロプログラムは伝達したい情報があると、まず1割込
み信号発生回路26に指示し、相手に割込みをかけ、伝
達したい情報があることな知らせる。サービスプロセッ
サ10のプログラムは割込みを受付けると、この事象を
記憶して8き、情報を受取る準備が整うと、次のステッ
プを実行する。
ステップ201:レジスタ34に読取りコマンドを設定
する。
ステップ202ニステツプ102と同じ。
ステップ203ニステツプ103と同じ。
ステップ204ニステツプ104と同じ。
ステップ205:レジスタ34の内容を読取り、読取り
レスポンスをチェックし、情報が正しく設定されたかを
確認し1本体処理装置20からの情報を受取る。
本体処理装置200マイクロプログラムは、ステップ2
04間次のステップを実行する。
ステップ212ニステツプ111と同じ。
ステップ、213 ニステップ112と同じ。
ステップ214:読取りコマンドであるか否かグエック
する。読取りコマンドの場合、ステップ215へ進むが
、書込みコマンドの場合、第4図のステップ114に進
む。
ステップ215:レジスタ34に読取りレスポンスと伝
達したい情報を設定Tる。
ステップ216:ステップ115と同じ。
第6図に、サービスプロセッサ10の情報伝達要求と本
体処理装置20の情報伝達要求がほとんど同じに発生し
た場合の手順を示す。本体処理装置20は第5図の手順
に従って相手であるサービスプロセッサIOK対して割
込みをかけて、サービスプロセッサからの割込みを待つ
。この時サービスプロセッサ10は本体処理装置200
割込みを受付けるが伝達したい情報をもっており、相手
の情報を受付ける準備ができていないので、この割込み
を記憶しておく。次にサービスプロセッサは第4図で示
す伝達手順で本体処理装置20に情報を伝達する。
伝達が完了すると、サービスプロセッサ10は。
本体処理装置からの情報を受付けることが可能となるの
で第5図の手順を用いて、本体処理装置からの情報を受
取る。この場合1本体処理装置20の動作はサービスプ
ロセッサlOの指示通り行なうことになる。
このように本実施例を用いることにより、1つのレジス
タを使って、2つの処理装置間における非同期の情報伝
達を行なうにおいて、常に情報伝達処理の衡突が発生せ
ずに処理することができるため、伝達処理を簡拳にする
ことができる。
〔発明の効果〕
本発明によれば、1つのレジスタで2処理装置間O双方
向情報伝達が可能であり、また情報伝達処理に衝突が発
生しないため、 (1)簡単な回路で2処理装置間を接続できるので安価
に実現できる。
(2)情報伝達手順が簡単となり、開発が容易となる。
の効果がある。
【図面の簡単な説明】
第1図は本発明の情報伝達方式の一実施例のブロック図
、第2図はサービスプロセッサから本体処理装置へ情報
を伝達する場合のデータ形式図。 第3図は本体処理装置からサービスプロセッサへ情報を
伝達する場合のデータ形式図、第4図はサービスプロセ
ッサから本体処理装置へ情報を伝達する手順説明図、第
5図は本体処理装置からサービスプロセッサへ情報を伝
達する手順説明図、第6図は各装置で同時に情報を伝達
する場合が生じた場合の手順説明図である。 10・・・サービスプロセッサ 20・・・本体処理装置   30 、31・・・割込
み信号線34・・・レジスタ

Claims (1)

    【特許請求の範囲】
  1. 1、電子計算機のサービスプロセッサと本体処理装置間
    における処理装置間の情報伝達方式において、該サービ
    スプロセッサと本体処理装置が双方とも読み出し書込み
    可能なレジスタと、サービスプロセッサから本体処理装
    置に割込みを指示する本体処理装置割込み信号と、本体
    処理装置からサービスプロセッサに割込みを指示するサ
    ービスプロセッサ割込み信号から成り、本体処理装置が
    サービスプロセッサに情報を伝達する場合、本体処理装
    置はサービスプロセッサ割込み信号をオンとしてサービ
    スプロセッサを起動し、その後サービスプロセッサはレ
    ジスタに読取り指示を示すデータを設定して本体処理装
    置割込み信号をオンとし、この割込みにより本体処理装
    置がレジスタに伝達したい情報をセットし、情報をサー
    ビスプロセッサに伝えることを特徴とした処理装置間の
    情報伝達方式。
JP12243285A 1985-06-07 1985-06-07 処理装置間の情報伝達方式 Pending JPS61281337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12243285A JPS61281337A (ja) 1985-06-07 1985-06-07 処理装置間の情報伝達方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12243285A JPS61281337A (ja) 1985-06-07 1985-06-07 処理装置間の情報伝達方式

Publications (1)

Publication Number Publication Date
JPS61281337A true JPS61281337A (ja) 1986-12-11

Family

ID=14835694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12243285A Pending JPS61281337A (ja) 1985-06-07 1985-06-07 処理装置間の情報伝達方式

Country Status (1)

Country Link
JP (1) JPS61281337A (ja)

Similar Documents

Publication Publication Date Title
CA1152221A (en) Peripheral unit controller
JPS63255759A (ja) 制御システム
US5471638A (en) Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests
US4729090A (en) DMA system employing plural bus request and grant signals for improving bus data transfer speed
JPS61281337A (ja) 処理装置間の情報伝達方式
JPS6126706B2 (ja)
JPS5833970B2 (ja) プロセッサ間通信方式
JPS5887621A (ja) 情報授受方式
JP2000155738A (ja) データ処理装置
JPH02730B2 (ja)
JPS6378257A (ja) 入出力制御装置
JP2679440B2 (ja) 情報処理装置
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPS6028021B2 (ja) デ−タ転送制御方式
JPS5953573B2 (ja) デ−タ伝送システム
JP2667285B2 (ja) 割込制御装置
JPH01106158A (ja) プロセツサ間のデータ通信制御方式
JP3270040B2 (ja) バス制御方式
JPH0658655B2 (ja) シリアルi/o方式
JPS60175164A (ja) Dma制御回路
JPH05334260A (ja) プロセッサ間データ転送制御方式
JPH0374751A (ja) 入出力制御装置
JPS58142465A (ja) デ−タ転送・処理装置
JPS6182260A (ja) 入出力割込み制御方式
JPH0648473B2 (ja) 電文送受信処理方法