JPS61279949A - プログラムデバツグ方式 - Google Patents

プログラムデバツグ方式

Info

Publication number
JPS61279949A
JPS61279949A JP60122215A JP12221585A JPS61279949A JP S61279949 A JPS61279949 A JP S61279949A JP 60122215 A JP60122215 A JP 60122215A JP 12221585 A JP12221585 A JP 12221585A JP S61279949 A JPS61279949 A JP S61279949A
Authority
JP
Japan
Prior art keywords
instruction
illegal
interrupt
illegal instruction
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60122215A
Other languages
English (en)
Inventor
Kenichi Murakami
健一 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60122215A priority Critical patent/JPS61279949A/ja
Publication of JPS61279949A publication Critical patent/JPS61279949A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、情報処理システムにおけるグログラムのデパ
ック方式に関し、特にプログラム繰り返し実行される部
分の任意の位置でのデパック情報を採取する方式に関す
る。
(従来の技術とその問題点) 従来、この種のプログラムデバッグ方式では不正命令割
り込みだけ利用して、プログラムの同一位置で繰り返し
デバ、り情報を採取するために、この目的の位置の外に
この後必ず実行される別の位置にも不正命令を設定し、
不正命令割り込みが発生し実行を再開させる前に、互に
他方の位置の不正命令を再設定しておく手操作を必要と
した。
デパック情報を採取する位置が何個所もある場合、再設
定忘れや再設定ミスを引き起し、再度始めからやり直す
ことがありデパックの効率が低下するという問題があっ
た。
(発明の目的) 本発明の目的は分岐命令を利用することにより不正命令
の再設定手段を改良しプログラムの繰り返し実行される
部分の任意の位置でのデパック情報を正確に、また効率
良く採取できるようにしたプログラムデバッグ方式を提
供することにある。
(問題点を解決するだめの手段) 本発明の方式は、不正命令設定位置データを入力する入
力手段と、前記不正命令設定位置データと該不正命令設
定位置データに対応する位置にあるデバッグ対象プログ
ラムの正規命令とを対応させて記憶する記憶手段と、前
記不正命令設定位置段に書き込み前記デバッグ対象プロ
グラムの前記不正命令設定位置データに対応する位置に
不正命令を設定する初期不正命令設定手段と、前記デバ
ッグ対象プログラムに設定された不正命令の実行により
内部割り込みを発生させる不正命令割込み手段と、前記
デバッグ対象プログラムの分岐命令の実行によシ分岐後
最初の命令が実行される前に内部側シ込みを発生させる
分岐命令割込み手段と、前記不正命令割込み手段からの
割込みに応答してデバッグ情報を採取するとともに前記
デバッグ対象プログラムに対して分岐命令割込みモード
を七、トし前記デバッグ対象プログラムの前記割込みを
おこした不正命令に代えて前記正規命令を復帰させ該正
規命令から実行を再開させる不正命令割込み処理手段と
、前記分岐命令割込み手段からの割込みに応答して前記
分岐命令割込モードを解除し前記正規命令に復帰してい
る前記デバッグ対象プログラムの不正命令設定位置のす
べてに不正命令を再設定し実行を再開させる分岐命令割
込み処理手段とを含んで構成される。
(実施例) 次に本発明の実施例について図面を参照して詳細に説明
する。
第1図は本発明の一実施例を示すプロ、り図である。第
1図のプログラムデバッグ方式は、デパック対象プログ
ラム1と、不正命令の設定位置(メモリアドレス)を入
力する不正命令設定位置入力部2と、不正命令設定位置
入力部2から通知される不正命令設定位置を不正命令設
定位置記憶部4に退避格納するとともに該不正命令設定
位置に不正命令を初期設定する不正命令初期設定部3と
、不正命令設定位置を記憶して置く不正命令設定位置記
憶部4と、不正命令側シ込みを発生させる不正命令割込
機構5と、不正命令割込m@5によって割り込まれたと
き動作する不正命令割込処理部6と、分岐命令側シ込み
を発生させる分岐命令割込機構7と、分岐命令割込、機
構7によって割シ込まれたとき動作する分岐命令割込処
理部8とから構成される。
第2図は第1図の不正命令設定位置記憶部4の記憶内容
を示す図である。不正命令設定位置記憶部4の内容は、
次の不正命令設定位置の記憶位置を示すエレメント番号
と記憶可能なエレメント数(’n+1)とを格納する先
頭語と、不正命令設定位置ごとに3語の情報を持つエレ
メント部分とから構成される。前記エレメント部は、第
1語に設定した不正命令が実行法か否かを示すフラグ(
未実行のときO1実行済のとき1)、第2語に不正命令
設定位置であるメモリアドレス、第3語に不正命令設定
前のプログラムの不正命令設定位置にあった元の命令を
格納するようになっている。
第3.4.5図は、デパック対象プログラム1の100
0番地(ADD命令)においてデパ、り情報を採取する
ときの本実施例の処理説明図である。特に、第3図では
第1図の不正命令初期設定部3を中心に、第4図では第
1図の不正命令割込処理部6を中心に、そして第5図で
は第1図の分岐命令割込処理部8を中心とした処理説明
図である。
まず、J3図において、不正命令設定位置入力部2から
不正命令設定位置とし−(1000番地を通知された不
正命令初期設定部3は、最初に、第2図で示した不正命
令設定位置記憶s4の先頭語にある次の記憶位置を示す
エレメント番号と記憶可能なエレメント数とを比較し、
記憶可能か否かを調べる。前記比較の結果、記憶不可(
エレメント番号=エレメント数=n+1)とき不正命令
設定位置入力部2に記憶不可の報告をし、記憶可能であ
れば次の記憶に備えてエレメント番号に1を加算する。
次にエレメント情報としての第1語の7ラグtO(未実
行)にし、不正命令設定位置入力部2から通知された不
正命令設定位置(ioo。
番地)と該不正命令設定位置(1000番地)が示す不
正命令設定前のデパック対象プログラム10の元の命令
(ADD命令)とをそれぞれ第2語。
第3語としてセーブする。最後に不正命令設定位置(1
000番地)に不正命令を初期設定して(デパック対象
プログラムは参照数字10から11に変化する)、該不
正命令初期設定部3での処理が終了したことを不正命令
設定位置入力部2に報告し、不正命令設定位置入力部2
は次の不正命令設定位置の入力待ちとなる。
第4図において、デパック対象プログラム11が示す1
000番地の不正命令が実行され、不正命令割込機構5
から割シ込まれた不正命令割込処理部6は、乗切に、次
の番地(1001査地)を示しているプログラムカウン
タ(P)から1を引いて置き、不正命令設定位置記憶部
4に記憶されているエレメントの中から前記減算後のプ
ログラムカウンタ(P)の内容(1000査地)に等し
いアドレスを持つエレメント(今の場合1エレメントだ
けなのでエレメントO)を選択し、前記選択されたエレ
メントの第1語のフラグに1をセットするとともに第3
語の元の命令(ADD命令)を1000番地に復帰させ
る。次にこのときのメモリ情報やレジスタの内容などの
デパ、り情報を採取した後、このプログラムの実行モー
ドを分岐命令割込モードにして、該不正命令割込処理部
6での処理が終了したことを不正命令割込機構5に報告
する。不正命令割込機構5は元の命令の復帰後のデパッ
ク対象プログラム12の1000番地から実行を一再開
させる。
第5図において、前記不正命令割込機構5によるデパッ
ク対象プログラム12での実行再開後、最初に実行され
る分岐命令(第5図の例ではBELOOP)によってそ
の分岐先であるLOOPでの命令が実行される前に、分
岐命令割込機構7から割り込まれた分岐命令割込処理部
8は、最初に、分岐命令割込モードを解除する。次に不
正命令設定位置記憶部4から、第1語のフラグに実行済
となって元の命令に復帰しているエレメントを選び出し
、第1語のフラグを0(未実行)にし、第2語が示すア
ドレス(1000番地)に不正命令を再設定する。前記
不正命令の再設定は該当するすべてのエレメントに対し
て行なう(今の場合1エレメントだけなのでエレメント
Oに対してだけ再設定)。最後に、該分岐命令割込処理
部8での処理が終了したことを分岐命令割込機構7に報
告し、分岐命令割込機構7は不正命令再設定後のデバ。
り対象プログラム11のLOOPの命令から実行を再開
させる。
以上説明したようにデパック対象プログラム1の100
0番地でのデパック情報採取は分岐命令(BE)によっ
て分岐先(LOOP)に分岐する間、不正命令再設定の
手操作なしで、繰シ返される。
(発明の効果) 本発明には分岐命令を利用して不正命令を再設定するこ
とにより、再設定の手操作を無くし、デパック情報を正
確に、また効率良く採取できるという効果がある。
【図面の簡単な説明】
第1囚は本発明の一実施例を示すブロック図、第2図は
第1図の不正命令設定位置記憶部の記憶内容を示す図、
第3図は第1図の不正命令初期設定部を中心とした処理
説明図、第4図は第1図の不正命令割込処理部を中心と
した処理説明図、第5図は第1図の分岐命令割込処理部
を中心とした処理説明図である。 1・r・・・・デパック対象プログラム、2・・・・・
・不正命令設定位置入力部、3・・・・・・不正命令初
期設定部、4・・・・・・不正命令設定位置記憶部、5
・・・・・・不正命令割込機構、6・・・・・・不正命
令割込処理部、7・・・・・・弁筒 f 図 箭2 図 第3区

Claims (1)

  1. 【特許請求の範囲】 不正命令設定位置データを入力する入力手段と、前記不
    正命令設定位置データと該不正命令設定位置データに対
    応する位置にあるデバッグ対象プログラムの正規命令と
    を対応させて記憶する記憶手段と、 前記不正命令設定位置データの入力に応答して前記不正
    命令設定位置データとそれに対応する前記正規命令とを
    前記記憶手段に書き込み前記デバッグ対象プログラムの
    前記不正命令設定位置データに対応する位置に不正命令
    を設定する初期不正命令設定手段と、 前記デバッグ対象プログラムに設定された不正命令の実
    行により内部割り込みを発生させる不正命令割込み手段
    と、 前記デバッグ対象プログラムの分岐命令の実行により分
    岐後最初の命令が実行される前に内部割り込みを発生さ
    せる分岐命令割込み手段と、前記不正命令割込み手段か
    らの割込みに応答してデバッグ情報を採取するとともに
    前記デバッグ対象プログラムに対して分岐命令割込みモ
    ードをセットし前記デバッグ対象プログラムの前記割込
    みをおこした不正命令に代えて前記正規命令を復帰させ
    該正規命令から実行を再開させる不正命令割込み処理手
    段と、 前記分岐命令割込み手段からの割込みに応答して前記分
    岐命令割込みモードを解除し前記正規命令に復帰してい
    る前記デバッグ対象プログラムの不正命令設定位置のす
    べてに不正命令を再設定し実行を再開させる分岐命令割
    込み処理手段とを含むことを特徴とするプログラムデバ
    ッグ方式。
JP60122215A 1985-06-05 1985-06-05 プログラムデバツグ方式 Pending JPS61279949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60122215A JPS61279949A (ja) 1985-06-05 1985-06-05 プログラムデバツグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60122215A JPS61279949A (ja) 1985-06-05 1985-06-05 プログラムデバツグ方式

Publications (1)

Publication Number Publication Date
JPS61279949A true JPS61279949A (ja) 1986-12-10

Family

ID=14830402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60122215A Pending JPS61279949A (ja) 1985-06-05 1985-06-05 プログラムデバツグ方式

Country Status (1)

Country Link
JP (1) JPS61279949A (ja)

Similar Documents

Publication Publication Date Title
US5404466A (en) Apparatus and method to set and reset a pipeline instruction execution control unit for sequential execution of an instruction interval
JPS61279949A (ja) プログラムデバツグ方式
JPH0588933A (ja) デバツグ機能を有する並列処理システム
JPS5829053A (ja) 割込みによるプログラム修正制御方法
JP2671160B2 (ja) 例外処理方式
JPH08320813A (ja) プログラムシミュレータ装置及びプログラムデバッグ方法
JPS61141047A (ja) 障害情報の退避方式
JPH01130234A (ja) 障害探索方式
JP2504151B2 (ja) デ―タ処理装置
JPH02240799A (ja) Posの故障事前予防システム
JPS63639A (ja) プログラムデバツグ方式
JPH01295337A (ja) モニタルーチン制御移行方式
JPH0213334B2 (ja)
JP2606431B2 (ja) 制御メモリの障害回復方式
JPH0816431A (ja) 利用者プログラムのデバッグ処理システム
JPH1027153A (ja) バス転送装置
JPH0468446A (ja) デバッグ支援装置
JPS62229334A (ja) 情報処理システムの試験プログラムによる試験方式
JPS60214046A (ja) 異常終了処理制御方式
JPS59189452A (ja) デ−タ処理装置用キユ−構造
JPH0610793B2 (ja) プログラム暴走検出方法
JPS62216054A (ja) Cpu無限ル−プトラブル時の情報収集方式
JPH04332050A (ja) 再起動時中断点からの再開可能なデバガ
JPH04256031A (ja) プログラミング言語における例外処理方法
JPH06214828A (ja) 対話型デバッグ制御装置