JPS61276240A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS61276240A
JPS61276240A JP11904685A JP11904685A JPS61276240A JP S61276240 A JPS61276240 A JP S61276240A JP 11904685 A JP11904685 A JP 11904685A JP 11904685 A JP11904685 A JP 11904685A JP S61276240 A JPS61276240 A JP S61276240A
Authority
JP
Japan
Prior art keywords
grounding
conductor layers
integrated circuit
hybrid integrated
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11904685A
Other languages
English (en)
Inventor
Tetsuo Kobayashi
小林　徹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11904685A priority Critical patent/JPS61276240A/ja
Publication of JPS61276240A publication Critical patent/JPS61276240A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は混成集積回路、特に高周波高出力を得る混成
集積回路の遮蔽構造に関するものである。
〔従来の技術〕
第２図は従来の高周波高出力混成集積回路を示す断面図
である。同図において、ヒートシンクおよび接地用を兼
ねた銅等による金属板１上には、上、下面の所定位置に
複数の接地用導体層２および接地用以外の導体層３を形
成したアルミナ等による絶縁基板４が接着配置されてお
シ、この絶縁基板４の上、下面に設けられた接地用導体
層２はスルーホール５によシミ気的に接続され、この両
溝体層２，３間には複数の半導体素子あるいＬ回路素子
６が半田付は等によ多接続配置されている。
さらにこの絶縁基板４上にはエポキシ系の樹脂あるいは
金属板等のギャップ７によシキャツビングされて１個の
混成集積回路が構成されている。
通常、混成集積回路は、エポキシ系の樹脂等によるキャ
ップが用いられるが、混成集積回路が高周波高出力であ
るためにこの混成集積回路以外の他の集積回路等に影響
を与えるかあるいは他の集積回路から影響を受け、その
電気的特性に変化が起る場合等には金属製のキャップに
よシ混成集積回路を遮蔽するようにキャッピングされる
ことがある。
〔発明が解決しようとする問題点〕
前述したような従来の混成集積回路では、金属製キャッ
プによる遮蔽は他の集積回路からの影響もしくは他の集
積回路への影響を防ぐことは可能であるが、混成集積回
路内部での相互影響は防ぐことは不可能である。特に近
年においては、混成集積回路はよシ小型化、高集積密度
が要求されていることから、小屋容器の中に多くの能動
・受動素子を配置することが必要であ夛、これらの素子
の相互干渉が問題となる。
この発明は前述した問題点を屏消するためになされたも
ので、高密度に実装された各回路素子間の相互干渉を除
去し、安定した動作が得られる混成集積回路を提供する
ことを目的としている。
〔問題点を解決するための手段〕
この発明に係わる混成集積回路は、絶縁基板上に複数設
けられた接地用導体層を、導電性樹脂によシコーティン
グすることによって各接地用導体層を電気的に接続した
ものである。
〔作用〕 この発明においては、絶縁基板上の接地用導体層と導電
性樹脂とによって各回路素子は個別に遮蔽されることに
なるので、各回路素子間の相互干渉がなくなシ、安定に
動作する混成集積回路が得られる。
〔実施例〕
第１図はこの発明の一実施例を示す断面図であシ、１〜
６は前記従来回路と全く同一のものである。同図におい
て、絶縁基板４上に形成された接地用以外の導体層３と
接地用導体層２との間には、回路素子６が半田付けによ
シ取シ付けられておシ、この接地用以外の導体層３およ
び回路素子６の上面並びに接地用導体層２の上面には例
えばエポキシ系の絶縁性樹脂８がコーティングされてい
る。
さらには接地用導体層２および絶縁性樹脂８上には導電
性樹脂９がコーティングされている。
このようにして構成された混成集積回路は、各回路素子
６の相互間が導電性樹脂９によシ遮蔽され、また各接地
用以外の導体層３の相互間も同時に遮蔽されることにな
る。
また、このように構成された混成集積回路は、絶縁基板
４全体が電気的に遮蔽されるので、外部回路等からの影
響を受けず、また外部回路へ影響を与えることもない。
〔発明の効果〕
以上説明したように本発明によれば、各回路素子相互間
を導電性樹脂によシ遮蔽したので、ある回路素子が他の
素子に影響を与えることがなく、また外部回路に対して
も影響を与えたシ、受けたシすることもなくなシ、安定
な動作を行なう混成集積回路が得られる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図は従
来の混成集積回路を示す断面図である。 １・・・・金属板、２・・・・接地用導体層、３・・・
・接地用以外の導体層、４・・・・絶縁基［５・・・・
スルーホール、６・・・・回路素子、８・・・・絶縁性
樹脂、９・・・・導電性樹脂。

Claims (1)

    【特許請求の範囲】
  1. 絶縁性基板上に複数の接地用導体層および非接地用導体
    層を設け、前記導体層上に複数の集積回路を実装してな
    る混成集積回路において、前記非接地用導体層を絶縁性
    樹脂でコーテイングし、前記絶縁性樹脂および接地用導
    体層を導電性樹脂でコーテイングしたことを特徴とする
    混成集積回路。
JP11904685A 1985-05-30 1985-05-30 混成集積回路 Pending JPS61276240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11904685A JPS61276240A (ja) 1985-05-30 1985-05-30 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11904685A JPS61276240A (ja) 1985-05-30 1985-05-30 混成集積回路

Publications (1)

Publication Number Publication Date
JPS61276240A true JPS61276240A (ja) 1986-12-06

Family

ID=14751580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11904685A Pending JPS61276240A (ja) 1985-05-30 1985-05-30 混成集積回路

Country Status (1)

Country Link
JP (1) JPS61276240A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0623242A1 (en) * 1992-01-24 1994-11-09 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
EP0682812A1 (en) * 1993-02-04 1995-11-22 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0623242A1 (en) * 1992-01-24 1994-11-09 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
EP0623242A4 (en) * 1992-01-24 1995-05-03 Motorola Inc GROUNDING OF BOTTOM OF BASKET FOR INTEGRATED CHIP WITH PROTUBERANCES.
EP0682812A1 (en) * 1993-02-04 1995-11-22 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
EP0682812A4 (en) * 1993-02-04 1998-04-15 Motorola Inc THERMAL-CONDUCTIVE HOUSING FOR INTEGRATED CIRCUITS WITH RADIO FREQUENCY SHIELDING.

Similar Documents

Publication Publication Date Title
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US4654694A (en) Electronic component box supplied with a capacitor
US4734818A (en) Decoupling capacitor for surface mounted leadless chip carriers, surface mounted leaded chip carriers and Pin Grid Array packages
JPH0383368A (ja) 半導体装置
US4949220A (en) Hybrid IC with heat sink
JPH01233795A (ja) 混成集績回路
KR100560571B1 (ko) 상호 연결체
JPS61276240A (ja) 混成集積回路
US4209754A (en) Ceramic capacitors
GB1531805A (en) Semiconductor varactor device and electronic tuner using the same
JPH0864983A (ja) シールドケース
JPS60128643A (ja) 集積回路周辺における電磁妨害および／または電磁ノイズ防止装置
JPH05259373A (ja) 電力用半導体装置
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP2799026B2 (ja) ハイブリッドモジュール
JPH03252193A (ja) 配線基板
JPS62133743A (ja) 多層配線基板
JPH06268012A (ja) 半導体集積回路装置
JPS63250850A (ja) 半導体メモリモジユ−ル
JPH03179796A (ja) ハイブリッド集積回路
JPH0246058Y2 (ja)
JP2003273270A (ja) 配線基板
JPS60235443A (ja) 半導体装置
JPH0969587A (ja) Ｂｇａ型半導体装置及びｂｇａモジュール
JPH02241043A (ja) 回路基板の製造方法