JPS61275974A - 積算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、例えば文字認識装置において、文字パター
ンと基準パターンとの類似度の算出に用いられる積算装
置に関する。

［発明の技術的背景とその問題点］ 従来、文字ｇ！識装置においては、認識を行なう文字パ
ターンの各画素データｉ、基準パターンにおいて上記文
字パターンの各画素に対応する画素データとを順次乗算
し、この乗算により得られる乗算結果の積算（累計）の
結果を、その基準パターンに対する類似度としている。

そして、各基準パターンにおける類似度をそれぞれ求め
、これらの類似度を比較することにより得られる類似度
の一番高いもの、つまり積算結果の一番大きい基準パタ
ーンの文字を認識の結果としている。

すなわち、上記のような文字認識装置において類似度を
算出するには、読取、つた文字パターンの各画素データ
と、各基準パターンにおいて上記文字パターンの各画素
に対応する画素データとを順次一つづつ乗算し、この乗
算により得られる乗算結果の積算結果をそれぞれ求めな
ければならない。

このため、各基準パターンにおける積算結果を求めるに
は、非常に時間がかかるという問題があった。

［発明の目的］ この発明は、上記のような点に鑑みなされたもので、そ
の目的とするところは、積算時間を短縮することができ
る積算装置を提供しようとするものである。

［発明の概要］ この発明は、上記目的を達成するために、第１のデータ
および第２のデータの積、第３のデータおよび第４のデ
ータの積をそれぞれ順次第１、第２の掛算手段により並
行して算出し、上記第１、第２の掛算手段からの乗算結
果（積）を足算手段で加算し、この足算手段からの加算
結果を記憶手段によって順次、積算（累計）記憶するよ
うにしたものである。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。

第２図は、この発明に係わる文字認識を行なうために、
正規化およびサンプリングされた文字パターン１ａの一
例を示すものである。すなわち、上記文字パターン１ａ
は、ｎ個の画素ＡＩ、Ａ２、・・・、Ａｎにより構成さ
れている。これらの各画素Ａ１・・・は、それぞれの画
素における濃度（黒ビットの割合い）により１６段階の
データで表わされている。例えば、画素Ａ１が真白な場
合にはデータｒＯＪであり、また真黒な場合にはデータ
ｒＦＪで示されるようになっている。

第３図（ａ）〜（Ｃ）は、この発明に係わる文字認識に
用いられる辞書（図示せず）内にあらかじめ記憶されて
いる基準パターンの例を示すものである。例えば、上記
辞書（図示せず）内には、Ｏから９までの基準パターン
１０ａ〜１０ｊが記憶されている。すなわち、これらの
基準パターン１０８〜１０ｊは、上記文字パターン１ａ
の各画素ＡＩ　、Ａ２　、・・・、Ａｎに対応するｎ個
の画素Ｂ１、Ｂ２、・・・、Ｆ１ａにより構成されてい
る。各基準パターン１０ａ〜１０ｊの各画素Ｂｔ　、Ｂ
２、・・・、Ｂｎは、上記文字パターン１ａの各画素Ａ
１、Ａ２、・・・、Ａｎと同様に、それぞれの画素の濃
度（黒ビットの割合い）により１６段階のデータｒＯＪ
〜ｒＦＪで示されている。

第１図は、この発明に係る積算装置の構成を概略的に示
すものである。すなわち、１１は第１の掛算器であり、
これは侵述するラッチ回路に対して順次出力される図示
せぬ制御部からのクロック信号に同期して供給される入
力信号Ａｉ（ｉ−１〜ｎまでの奇数）、および入力信号
３ｉ（ｉ−１〜ｎまでの奇数）との積（ＡｉｘＢｉ）を
求めるものである。例えば、上記入力信号ＡＩは、第２
図に示すような文字パターン１ａにおける奇数番目の各
画素データであり、入力信号１３ｉは第３図（ａ）〜（
Ｃ）に示すようなあらかじめ記憶されている複数の基準
パターン１０ａ〜１０ｊの中のある基準パターンにおい
て、上記文字パターン１ａの各画素に対応する奇数番目
の画素データである。この掛算器１１の演算結果、つま
り文字パターン１ａにおける奇数番目の各画素データ、
およびある基準パターンにおいて上記文字パターン１ａ
の各画素に対応する画素データとの乗算結果は、第１の
足算器１５に出力される。

また、１２は第２の掛算器であり、この掛算器１２は上
記掛算器１１と同様に構成されている。

この掛算器１２は、上記クロック信号に同期して供給さ
れる入力信号Ａｊ（ｊ−１〜ｎまでの偶数）、およびＢ
ｊ（ｊ−ｘ〜ｎまでの偶数）との積（Ａｊ　ＸＢｊ　）
を求めるものである。例えば、上記入力信号Ａｊは、上
記文字パターン１ａにおける偶数番目の各画素データで
あり、入力信号Ｂｊは上記基準パターンにおいて上記文
字パターン１ａの各画素に対応する画素データである。

この掛算器１２の乗算結果、つまり文字パターン１ａに
おける偶数番目の各画素データと、上記基準パターンに
おいて上記文字パターン１ａの各画素に対応する偶数番
目の画素データとの乗算結果は、上記第１の足算器１５
に出力される。つまり、上記掛算器１１の入力信号Ａｉ
として第２図に示すような文字パターン１ａの画素デー
タＡ１が入力され、入力信号Ｂ１として第３図（ａ）に
示すような基準パターン１０ａにおける画素データＢ１
が入力された場合、この掛算器１１は画素データＡ１と
画素データＢ１とを乗算し、その結果（ＡＩＸＢｔ　）
を足算器１５に出力する。また、上記掛算器１２の入力
信号Ａｊとして上記文字パターン１ａの画素データＡ２
が入力され、入力信号Ｂｊとして上記基準パターン１０
ａにおける画素データＢ２が入力された場合、この掛算
器１２は画素データＡ２と画素データＢ２とを乗算し、
その結果（Ａ２　Ｘ８２　）を足算器１５に出力する。

この足算器１５は、上記掛算器１１から供給される乗算
結果（Ａｉ　ＸＢｉ　）と、掛算器１２から供給される
乗算結果（Ａｊ　ＸＢｊ　）との加算を行なうものであ
る。この足算器１５での加算結果（Ａｉ　ｘＢｉ　＋Ａ
ｊ　ｘＢｊ　）は、第２の足算器１７に出力される。つ
まり、この足算器１５は、上記掛算器１１から供給され
る乗算結果（ＡＩ　ＸＢＩ　＞と、上記掛算器１２から
供給される乗算結果（Ａ２　ＸＢ２　）との加算を行な
い、この加算結果（ＡＩ　ＸＢＩ　＋Ａ２　ＸＢ２　）
を第２の足算器１７に出力するものである。

この足算器１７は、上記足算器１５から供給される加算
結果（ＡＩ　ＸＢＩ　＋Ａ２　Ｘ８２　）と、上記クロ
ック信号により後述するラッチ回路１９から供給される
積算結果との加算を行なうものである。この足算器１７
での加算結果は、ラッチ回路１９に出力される。

このラッチ回路１９は、上記足算器１７から供給される
加算結果を順次図示していない制御部から出力されるク
ロック信号に同期させて更新記憶するものである。例え
ば、上記足算器１７は、このラッチ回路１９から供給さ
れる積算結果と、上記足算器１５から供給される加算結
果とを順次加算、つまり上記ラッチ回路１９に更新記憶
される積算結果と、上記足算器１５から供給される加算
結果との累積を行なうものである。この結果、ラッチ回
路１９には、入力信号Ａｉと入力信号３ｉ　との乗算結
果（Ａｔ　ＸＢ＋　）と、入力信号Ａｊと入力信号Ｂｊ
との乗算結果（Ａｊ　ＸＢｊ　＞との加算結果（Ａｉ　
ｘＢｉ　＋Ａｊ　Ｘ８ｊ　＞　における積算結果、つま
り総和［Σ（Ａｉ　ｘ１３ｉ　＋Ａｊ　ＸＢｊ　）　Ｊ
が順次、更新記憶される。また、このラッチ回路１９は
、上記掛算器１１．１２に対して最初に乗算を行なう画
素データが供給される前、つまり演算の開始に伴って図
示せぬ制御部からクリア信号が供給されるようになって
いる。これにより、ラッチ回路１９は、初期状態に設定
されるため、ラッチ回路１９からの最初の積算結果はｒ
ＯＪである。

このようにして求められた入力信号Ａｉ　と入力信号３
ｉとの乗算結果と、入力信号Ａｊと入力信号８ｊとの乗
算結果との加算結果における総和「Σ（Ａｉ　ｘ［３ｉ
　＋Ａｊ　ｘＢｊ　）Ｊ　、つまり文字パターン１ａと
第１の基準パターンにおける積算結果は、類似度として
上記ラッチ回路１９から図示していない後段の判定部に
出力されるようになっている。

つづいて、この積算装置では、順次上記文字パターン１
ａの奇数番目の各画素ＡＩ　、Ａ３　、Ａｓ、・・・に
対するデータと、他の基準パターンにおける奇数番目の
各画素Ｂ１、Ｂ３、Ｂ５、・・・に対するデータとの乗
算結果、および上記文字パターン１ａの偶数番目の各画
素Ａ２　、Ａ４　、Ａｓ　、・・・に対するデータと、
他の基準パターンにおける偶数番目の各画素８２．８４
　、ａｇ　、・・・に対するデータとの乗算結果との加
算結果における総和（積算結果）を順次求め、それぞれ
の積算結果を類似度として後段の図示していない判定部
に出力する。

これにより、判定部（図示せず）では１文字パターン１
ａと各基準パターン１０８〜１０ｊにおける各類似度（
積算結果）を比較し、類似度の最も大きいもの、つまり
その類似度に対応する基準パターンをｇ識の結果とする
ようになっている。

つぎに、このような構成において動作を説明する。例え
ば文字認識のために文字パターンに対する類似度を求め
ようとするとき、図示していないＩｌｌ　１１１１部か
らラッチ回路１９に対してクリア信号が供給される。こ
れにより、ラッチ回路１９は初期状態に設定される。

そして今、図示していない制御部からクロック信号が出
力されると、このクロック信号に同期して、文字パター
ン１ａの第１の画素データＡＩと、第１の基準パターン
１０ａにおける第１の画素データＢ１とが、掛算器１１
に供給される。また、上記文字パターン１ａにおける第
２の画素データＡ２と、上記第１の基準パターン１０ａ
における第２の画素データＢ２とが、掛算器１２に供給
される。

これにより、上記掛算器１１は画素データ八１と８１と
を乗算し、コノ乗算結果ｒ（ＡｔＸＢｔ）Ｊを足算器１
５に出力する。また、掛算器１２は、画素データＡ２と
８２とを乗算し、この乗算結果ｒ　（Ａ２　ＸＢ２　）
Ｊを足算器１５に出力する。

すると、足算器１５は、掛算器１１から供給される乗算
結果（ＡＩ　ＸＢＩ　）と、掛算器１２がら供給される
乗算結果（Ａ２　ＸＢ２　）とを加算し、この加算結果
ｒ　（Ａｌｘ［３１＋Ａ２　ＸＢ２　）Ｊを足算器１７
に出力する。

これにより、足算器１７は、上記足算器１５がら供給さ
れる加算結果と、ラッチ回路１９がら供給される累計結
果「０」とを加算し、この加算結果ｒ　（ＡＩ　ＸＢｔ
　＋Ａ２　ＸＢ２　）　＋ＯＪをラッチ回路１９に出力
する。

すると、このラッチ回路１９は、上記足算器１７から供
給される加算結果 （Ａｔ　ＸＢＩ　＋Ａ２　ＸＢ２　）を、図示していな
い制御部から出力されるクロック信号に同期させて更新
記憶する。このとき、上記掛算器１１に対しては、クロ
ック信号に同期して上記文字パターン１ａにおける第３
の画素データＡ３と、上記基準パターン１０ａにおける
第３の画素データＢ３とが供給される。また、掛算器１
２に対しては、上記文字パターン１ａにおける第４の画
素データＡ４と、上記基準パターン１０ａにおける第４
の画素データＢ４とが供給される。

これにより、上記掛算器１１は画素データＡ３と８３と
を乗算し、この乗算結果ｒ　（Ａ３　ＸＢ３　）　Ｊを
足算器１５に出力する。また、掛算器１２は、画素デー
タＡ４と８４とを乗算し、この乗算結果ｒ　（Ａ４　Ｘ
Ｂ４　）Ｊを足算器１５に出力する。すると、足算器１
５は、掛算器１１から供給される乗算結果（Ａ３　Ｘ８
３　）と、掛算器１２から供給される乗算結果（Ａ４　
ＸＢ４　）とを加算し、この加算結果ｒ　（Ａ３　ＸＢ
３＋Ａ４　ＸＢ４　）Ｊを足算器１７に出力する。

これにより足算器１７は、足算器１５から供給される加
算結果（Ａ３　ＸＢ３　＋Ａ４　ＸＢ４　）と、クロッ
ク信号の供給によってラッチ回路１９から供給される累
計結果（ＡＩＸＢｔ　＋Ａ２　ＸＢ２　）とを加算し、
この加算結果 ｒ　　（ＡＩ　ＸＢｔ　　＋Ａ２　　ＸＢ２　　）＋　
　（Ａ３　　ＸＢヨ　＋Ａ４ＸＢ４）Ｊをラッチ回路１
９に出力する。

すると、このラッチ回路１９は、上記足算器１７から供
給される加算結果 ｒ　（Ａｒ　ＸＢｔ　＋Ａ２　ＸＢ２　）＋　（Ａ３　
ＸＢ３　＋Ａ４ＸＢ４）Ｊを一時記憶する。すなわち、
このラッチ回路１９には、上記足算器１７から供給され
る加算結果、つまり積算結果 「Σ（Ａｉ　ｘ３ｉ　＋Ａｊ　ＸＢｊ　）Ｊが順次更新
記憶される。

このようにして、順次クロック信号に同期して供給され
る文字パターン１ａにおける画素データＡ１・・・と、
第１の基準パターン１０ａにおいて上記文字パターン１
ａの各画素に対応する画素データＢ１・・・どの乗算を
並行して行ない、この並行して求められる乗算結果を加
算し、この加算によって得られる加算結果を順次累積す
ることにより、すべての画素データに対する総和を算出
し、その結果を第１の基準パターン１０ａにおける類似
度として後段の判定部（図示せず）に出力する。

つづいて、上記文字パターン１ａにおける画素データＡ
Ｉ・・・と、第２の基準パターン１０ｂにおける画素デ
ータＢ１・・・との乗算を並行して行ない、この並行し
て求められる乗算結果を加算し、この加算によって得ら
れる加算結果を順次累積することにより、すべての画素
データに対する総和を算出し、その結果を第２の基準パ
ターン１０ｂにおける類似度として後段の判定部（図示
せず）に出力する。このようにして、すべての基準パタ
ーン１０ａ〜１０ｊについ”で類似度を求め、それぞれ
後段の判定部（図示せず）に出力する。すると、判定部
（図示せず）では、文字パターン１ａと各基準パターン
１０８〜１０ｊにおける類似度を比較し、類似度の最も
大きいものを文字パターン１ａにおける認識結果として
出力する。

上記したように、文字パターン１ａにおける各画素デー
タＡ１、Ａ２、・・・と、基準パターンにおける各画素
データＢｌ　、Ｂ２　、・・・との積算結果により文字
を認識する場合、２つの掛算器により、文字パターンに
おける奇数番目の各画素データと、基準パターンにおい
て上記各画素データに対応する奇数番目の画素データと
、上記文字パターンにおける偶数番目の各画素データと
、上記基準パターンにおいて上記各画素データに対応す
る偶数番目の画素データとの乗算結果を同時に並行して
求めるようにした。つまり、文字パターンにおける各画
素データと、基準パターンにおいて上記文字パターンの
各画素に対応する画素データとの乗算を２画素づつ並行
して算出するようにした。このため、各基準パターンに
対する類似度（積算結果）を高速で求めることができる
。

尚、上記実施例においては、この発明を文字認識装置に
適用したものについて説明したが、これに限らず、積算
結果を求める種々の装置に応用することができる。すな
わち、電子計算機等にも応用することができる。

［発明の効果］ 以上のようにこの発明によれば、積算時間を短縮するこ
とができる積算装置を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す積算装置の構成を概
略的に示す図、第２図はこの発明に係わる文字認識が行
われる文字パターンの一例を示す図、第３図（ａ）〜（
Ｃ）は上記発明が適用される文字認識に用いられる基準
パターン例を示す図である。 １１．１２・・・掛算器、１５．１７・・・足算器、１
９・・・ラッチ回路。 出願人代理人　弁理士　鈴　江　武　彦第１図 （ａ）　　　　　　　（ｂ）　　　　　　　　　　（ｃ
）第３図

Claims (3)

【特許請求の範囲】
1. （１）第１のデータと第２のデータとの乗算を行なう第
   １の掛算手段と、第３のデータと第４のデータとの乗算
   を行なう第２の掛算手段と、上記第１および第２の掛算
   手段からの掛算結果を加算する第１の足算手段と、この
   足算手段からの加算結果を累計記憶する記憶手段とを具
   備したことを特徴とする積算装置。
2. （２）上記記憶手段は、１時記憶手段と第２の足算手段
   からなることを特徴とする特許請求の範囲第１項記載の
   積算装置。
3. （３）上記第１、第２、第３および第４のデータは、そ
   れぞれ順次供給される複数の演算値からなることを特徴
   とする特許請求の範囲第１項記載の積算装置。