SU845160A1 - Вычислитель суммы координат с величи-НАМи, пРОпОРциОНАльНыМи EE пРОизВОдНыМ - Google Patents

Description

Поэтому предельным вариантом усовершенствовани  вычислител  на известных пока алгоритмических принципах  вл етс  использование табличного способа умножени  при выполнении операции ЗЗ- В этом случае сокращаетс , врем  выполнени  вычислений, а в состав вычислител , согласно соответствующим известным схемным реализаци м , вводитс  ЗУ, в котором запсана полна  таблица произведений чисел . При этом коды сомножителей  вл ютс ,адресами хранимых произведений .

Такой вариант выполнени  известного вычислител  с цифровым дифферециатором и использованием табличног способа умножени   вл етс  наиболее близким по технической сущности к изобретению.

Недостаток прототипа заключаетс  в большой емкости ЗУ (так, например дл  10-разр дных сомножителей потребуетс  более чем 10  чеек пам ти), а также сравнительно низкое быстродействие, ограниченное многократным последовательным обращением к таблице произведений.

Цель изоб зетени  заключаетс  в увеличении быстродействи , а также в сокращении оборудовани  емкости ЗУ) .

Цели изобретени  достигаетс  тем что вычислительсуммы координаты с величинами, пропорциональными ее производным, содержащий К регистров К блоков пам ти, коммутатор, накапливающий сумматор и блок синхронизации , содержит К блоков пам ти, причем выходы младших и старших разр дов М-го (, К-1) регистра соединены с соответствующими входами 1.М+1)-го регистра и входами соответственно (2М-1)-го и 2М-ГО блоко пам ти, выходы которых соединены со входами коммутатора, выход которого подключен ко входу накапливающего сумматора. Управл ющие входы коммутатора , накапливающего сумматора и входы записи регистров соединены . соответственно с первым, вторым и третьим выходами блока синхронизаци а входы первого регистра  вл ютс  входами вычислител .

На фиг.1 изображена структурна  схема предлагаемого устройства; на фиг.2 - график, иллюстрирующий св зь меходу в исходной координатой X, ее ординатой h и приращением ординаты Д h.

Предлагаемый вычислитель содержит последовательно соединенные регистры 1 по числу точек интерпол ции , вход первого из которых подключен к цифровому измерителю координаты (вход устройства). Выходы регистров 1 через соответствующие каждому регистру блоки пам ти 2 подключены к входам коммутатора 3.

Выход последнего соединен с входом накапливающего сумматора 4. При этом управл ющие входы коммутатора сумматора 4 и входы записи регистров 1 подключены к выходам блока синхронизации 5.

Вычислитель работает следующим образом.

За основу его принципа действи  вз т известный метод численного диференцировани , заключающийс  в получении производной п-го пор дка в точке m за счет сложени  координаты функции в данной точке и m предшествующих, вз тых с посто нными коэффициентами

).,XCt.,)+.... ....tVCi)4oX(o). ()

Дл  нагл дности дальнейших по снений обобщим зависимость (1)

U(t)(t)+fi,X(t.)4 . ...+ (i,X(S)+fic,X(to), (2)

где ( 0,l,2...m) посто нные коэффициенты.

Это выражение (2) и реализует предложенный вычислитель.

Claims (3)

1. Дл  этого предварительно в блоки 2 записаны таблицы произведений piXCt) причем произведение вычил етс  как сумма ординаты (см.фиг. записанной в секции старших разр д блоков 2 и приращени  д h, хран щегос  в секции младших разр дов. Соответственно этим секци м каждый входной регистр также разделен на секции старших и младших разр дов. Старшие адресуют ординаты, младшие приращени .. Поступающие в дискретные моменты времени t- коды координат от цифрового измерител  по сигналам блока синхронизации переписываютс  из каждого предыдущего в последующий входной регистр. В результате в момент времени t (см. фиг . 2, , соответствующий началу вычислени  функции и (t) , в регистра 1 наход тс  значение координаты x(tyn) и m предшествующих значений {t ft, ) , X (t. .... X U с,) . Коды .старших и младших разр дов регистров 1 одновременно поступают на адресные входы соответственно секций старших и младших разр дов блоков 2. На выходах секций ординат всех блоков черезврем  выборки из пам ти формируютс  коды ординат, н выходах других секций - коды приращений . По сигналам блока синхронизации 5 коммутатор 3 последовательно подключает выход каждой секции блока, пам ти к входу сумматора 4. После 2(|Т1+1) суммирований на выходе последнего формируетс  значение искомой функции и (t,). В результате вычисление U (ty) занимает врем , определ емое суммой времени однократного обращени  к блоку пам ти и 2(т+1) значений времени суммировани  на накапливающем сумматоре. При этом необходима  дл  работы вычислител  емкость блока пам ти по каждой точке интерпол ции мала. Например, дл  10-разр дных кодов координат она составл ет по 32  чейки в каждой секции. Таким образом, простыми средствами не только повышено быстродействие но и значительно уменьшена необходима  емкость.блоков пам ти в специализированном вычислителе дл  определени  суммы координаты с величинами , пропорциональными ее производным что особенно важно дл  использовани  данного вычислител  в системах автоматического управлени  с переменной структурой. Формула изобретени  Вычислитель суммы координат с величинами, пропорциональными ее производным, содержащий К регистров К блоков пам ти, коммутатор, накапливающий сумматор и блок синхронизации , отличающийс  тем, что, с целью повышени  быстродействи  и сокращени  количества оборудовани , он содержит К блоков пам ти, причем выходы младших и старших разр дов М-го (М 1,К-1) регистра соединены с соответствующими входами М+1-го регистра .и входами соответственно 2М-1-ГО и 2М-ГО блоков пам ти, выходы которых соединены со входами коммутатора, выход которого подключен ко входу накапливающего сумматора , управл ющие входы коммутатора, накапливающего сумматора и входы записи регистров соединены соответ- . ственно с первым, вторым и третьим выходами блока синхронизации, а входы первого регистра  вл ютс  входами вычислител . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 283354, кл. G 06 В 17/00, 1970.
2. 2.Авторское свидетельство СССР № 543000, кл. G 043 1/02, 1977.
3. 3.Левандовский Р. Ключ к успешному .применению микропроцессоров. Электроника, Ю 6, 1975 (прототип).

   fffff цуфро6ог0 уз еруогем

   KOOpSy/ffffff /

   0if./

   Л9-Х