JPS61269397A - 多相ハイブリツド電源 - Google Patents

多相ハイブリツド電源

Info

Publication number
JPS61269397A
JPS61269397A JP11381686A JP11381686A JPS61269397A JP S61269397 A JPS61269397 A JP S61269397A JP 11381686 A JP11381686 A JP 11381686A JP 11381686 A JP11381686 A JP 11381686A JP S61269397 A JPS61269397 A JP S61269397A
Authority
JP
Japan
Prior art keywords
circuit
substrate
package
circuit package
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11381686A
Other languages
English (en)
Inventor
ドナルド レウ ビックスラー
ジョン アレン エマーソン
ジェームス マックアードル
ジョン レロイ パーカー,ジュニヤ
スーザン デー シュロー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS61269397A publication Critical patent/JPS61269397A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層ハイブリッドスイツ゛チング式電源に関
し、特にハイブリッド電源の製造に関する。
〔従来技術及び発明が解決しようとする問題点〕
ハイブリッド回路パッケージは、セラミック基板の両側
に装着した構成成分を有するセラミック基板をベースに
して形成されることが多い。このような構成はしばしば
高周波回路に用いられる。このパッケージの対向側に配
置された回路成分は、回路成分間の混信を制限するよう
に注意深く配置しなければならない。これは、セラミッ
ク基板の固有のキャパシタンスがパッケージの一側から
他側に信号を結合させるように動作することによる。
このようにパッケージした電源回路は、セラミック基板
を通して信号が結合するという厳しい欠点を有した一例
である。
スイッチング式電源は、通常、負荷に供給された電力を
処理する半導体スイッチング装置を含む電力トレイン回
路と、この電力トレイン回路の能動スイッチ装置を制御
して所望の電力処理を行う制御回路とによシ構成される
。現在利用されているスイッチング周波数は、高周波で
あるので、電力トレイン回路の能動装置のスイッチング
により惹起される過渡信号は制御回路の動作に容量結合
され、それに悪影響を与え、更にこの制御回路を故障さ
せる場合もある。
この容量結合信号は、電力トレインから制御回路を物理
的に分離する距離を増すことにより、最小にすることが
できる。しかしながらこの場合は、得られた電力パッケ
ージの物理的な大きさが不適切であり、意図する周囲条
件に合わないので一般には実現可能ではない。事実、電
力供給に対して規定される物理的寸法は、電力トレイン
回路並びに制御回路が互いに近接配置されることを要求
している。
電力供給の製造によく用いられる2つの製造法、即ち印
刷配線板製造法および厚膜製造法が知られている。この
印刷配線板法は、高い導電路が得られるので、電力トレ
インに対しては理想的に用いられる。一方、厚膜製造法
は制御回路に適している。これは、集積回路チップが基
板(通常はセラミック製)に直結され、それによシ回路
面積を最小にすることによる。更に、抵抗器が上記セラ
ミック基板上に直接載置され、制御機能をセットするの
に望ましい非常に正確な値を与えるように積極的に仕上
げ処理される。しかしながら。
この場合、セラミック基板上に迅速に載置されるのは比
較的電流容量の小さな電流通路のみである。このような
低電流容量通路は電力トレイン回路の製造には適さない
場合が多い。
このような回路製造の両形態の利点を最大にする製造構
成には、電力トレイン回路が印刷回路板上に装着され、
更に制御回路がセラミック基板上の厚膜内に製造される
回路パッケージが含まれる。しかしこの場□合は、上記
二つの回路製造法を組合わせて単一のパッケージを与え
ることは、パワースイッチングの過渡信号が制御回路の
適切な動作を妨害しないようにしたいという必要性から
、複雑になるという欠点を有する。
以上より、本発明はハイブリッド式回路構成をなすスイ
ッチング式電源を提供することを目的とする。
〔問題点を解決するだめの手段〕
上記目的を達成するために、電源トレイン回路は、両側
面が銅製嘴状構造をなすフレキシブル絶縁基板或いは印
刷配線板に装着される。この場合、少なくとも一側は、
高電流回路通路を与え、且つ電力トレイン回路の成分の
表面装着のためのランドを与える他の方法でエツチング
され或いは処理される。他側はほぼ連続状態に構成され
る。電源の制御回路はセラミック基板に厚膜法によ多形
成される。
フレキシブル回路板とセラミック基板の上記回路成分を
搭載しない側はまとめて接着接合され、単一の電源パッ
ケージを形成する。フレキシブル回路板に装着した銅平
面がフレキシブル基板とセラミック基板の間に配置され
、更に、パッケージの対向側に配置された電力トレイン
回路と制御回路の間で接地平面分離シールドを形成する
ように接着される。この接地平面は電力トレインからの
スイッチング用過渡信号を接地し、これによりもしこの
接地動作がなければセラミック基板の誘電率に起因して
制御回路に導入されることになるノイズをかなり低減さ
せることが可能となる。
本願パッケージの利点は、もし容量性結合が回路のある
領域で問題にならない場合は。
鋼接地平面層を代シに用いて導電路のルーチングを行い
、従ってルーチング密度を増すことができるという点に
ある。
本発明の他の利点は、上記2つの基板の熱膨張係数が例
え異なっていても、接着接合されたセラミック基板に損
傷を与え、或いは使用不能にする程大きな熱膨張または
熱収縮力を発生しないということにある。更に他の利点
は、中間の接地平面によシ与えられる分離により回路成
分の位置決めが厳しくなくなシ、従って任意の回路の設
計時間をかなり低減させ得ることにある。
〔実施例〕
第1図に示したように、巣−セラミックi板10に基づ
くハイブリッド形電力回路の実施例は、上記基板10の
一側に設けた複数の電力トレイン成分11.12及び1
3と、基板10の他側に設けた複数の制御回路成分15
.16とを備えている。セラミック基板の材料は比較的
大きな誘電率を有し、従ってこれは、コンデンサ20に
より示したように、電源成分12.13から制御成分1
5.16への容量性結合を許容する。このため、高周波
過渡信号と電力トレイン回路のスイッチング装置によシ
発生された高調波信号が制御回路の成分に直ちに結合す
る。これ等の過渡信号に起因して制御回路、従って電源
全体は誤動作するようになる。これまでの設計において
は、上記誤動作の問題は、電源並びに制御成分を十分な
注意の下で位置決めし、これ等の成分をできるだけ物理
的に一定距離分離させることにより処理されていた。し
かしながら、設計者が用い得る分離距離はボード式電源
ユニットの場合は非常に制限されていた。
第2図に示した他の電源の実施例においては、2つの電
源ユニットを分離し、且つ接地26される連続導電面と
共に基板ユニット10.30から構成された基板モジュ
ールの対向側に配置された電源処理成分11.12及び
13と、制御成分15.16とが設けられる。この構成
によれば、コンデンサ2oにより示した容量性結合は電
源側成分に生じた過渡信号を接地導電面25に結合し、
これによシ上記過渡信号が制御チップ15.16および
その関連回路に干渉することが大幅に防止されるように
なる。
第3図には、所望の接地導電面を備えた電源用回路パッ
ケージを与える構成が示してあり、これは電源回路パッ
ケージの簡単な実施例を展開斜視図として示しだもので
ある。この回路パッケージには、フレキシブル絶縁基板
100に接着によシ取付けられた第1銅シート層101
にエツチングされた印刷回路が設けである。変成器10
4などの電力トレイン成分が回路通路102に接続され
た導電性ランドに表面装着される。更に銅シート105
(見えない)が基板の下側に接着によシ取付けられる。
この銅シート105は分離面としても用いられ、或いは
その選択された部分が回路通路としても用いられる。適
切なフレキシブル基板100が両側に接着された銅シー
トと共にポリアミド材料により形成される。
上記銅シート105は更にセラミック基板110の上面
107に接着接合され、上記フレキシブル基板或いは回
路部分を上記面に結合する。圧膜構成制御回路(見えな
い)が上記セラミック基板110の底面に配置される。
更に、電源トレインと制御回路の間の電気的結合が導電
、性エツジコネクタ200を通して行われ(第4図に示
したように)、これ等のコネクタはフレキシブル基板或
いは回路ボードのエツジに沿って配置された導電性ラン
ド106をクリップしく第3図に示したように)、また
セラミック基板110の底面の類似の対応するランド2
02をクリップする。
第4図の電源パッケージの層の概略断面図は、パッケー
ジの電源側のランド201をパッケージの制御側のラン
ド202に接続するリードクリップを示している。上記
フレキシブルポリアミド製回路基板205が、セラミッ
ク面に対してフレキシブル基板を保持する接着材層によ
りセラミック基板210に保°搏される。このフレキシ
ブル基板或いは回路ボード205は、このフレキシブル
基板2050両側の銅コーチング部にエツチングされた
回路通路203を有する。これらの二つの側の回路通路
は径路208などの径路により接続される。しかしなが
らここで、フレキシブル基板の下側の回路通路は、接地
銅面211の残部により与えられる電気的分離特性に悪
影響を与えないように十分な注意の下にルート付けされ
なければならない。
更に、制御回路成分はセラミック基板210の底部側2
31に装着される。電力トレインと制御回路の間の相互
結線はリードクリップ200を通してなされ、これ等の
クリップはパッケージの側面をクリップし、またパッケ
ージが印刷回路板に電気的に結合され、機械的に保持さ
れることを許容するプロング220を備えている。
ここで第5図を参照すると1以上に検討したパッケージ
で実施される通常のスイッチング式電源500が与えら
れる。電源スィッチ510、変成器520、誘導子53
0、およびパワーステアリングダイオード511.51
2及び513を有した電源トレイン成分が全てフレキシ
ブル絶縁基板上に表面装着される。1次制御スイッチン
グ回路540.2次制御回路550.および遮断回路5
60を備えた制御回路は全てセラミック基板に搭載され
、ここにこの基板は破線600で示しだ介在接地面によ
シミ源トレインから容歌的に減結合されている。
上記電力トレインは定周波数制御則によりフォワードコ
ンバータとして動作される。即ち、出力電圧がパルス幅
変調により調節され、その場合、上記2次制御部550
が出力電圧を検出して誤り信号を発生し、この信号によ
91次制御装置540が電源スィッチ51゜のデユーテ
ィサイクルを制御する。上記遮断回路560は上記1次
制御装置540と共同して、過電流制限保護および遠隔
遮断動作を行つ。パワーコンバータの動作は技術的に公
知のものであり、その動作の詳細な説明はここでは省略
する。
【図面の簡単な説明】
第1図は多層ハイブリッド構成の電源の断面図で、この
電源はセラミック基板の両射向側に電力側成分と制御側
成分を備え、両者の間に分離用接地面がないものを示し
、 第2図は第1図に示した多層ハイブリッド構成の電源で
あるが、電力回路と制御回路を電気的に減結合する接地
面を有したものを示し。 第3図はフレキシブル基板とセラミック基板を結合し、
且つ両者間に接地面を備えた多層ハイブリッド構成の回
路パッケージの要部を示す展開斜視図であシ、 第4図は第3図に示しだ組付は多層ハイブリッド構成の
回路の複合基板の断面図であり、更に。 第5図は上記電源の概略図である。 〔主要部分の符号の説明〕 10・・・セラミックス基板 11.12.13・・・電力トレイン成分15.16・
・・制御回路成分 20・・・コンデンサ 25・・・接地導電面 100・・・フレキシブル基板 101・・・第1銅シート層 104・・・変成器 105・・・銅シート 106・・・ランド FIG、5

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性のフレキシブル基板と、 該フレキシブル基板の両反対側に接着固 定された第1および第2銅シート層と、 セラミック基板と、 前記フレキシブル基板は、前記第2銅シ ート層が該フレキシブル基板とセラミック 基板との間に配置されるように該セラミッ ク基板の平面に接着接合されていることと、前記第1銅
    シート層は、第1回路通路と 第1成分ランドおよび該第1成分ランドに 装着され且つ前記第1回路通路により電気 的に相互接続された第1回路成分を備えた 第1回路とを与えるようにエッチングされ ていることと、 前記セラミック基板の底部側に載置され た第2回路通路及び第2成分ランドと、前 記セラミック基板に装着され、且つ前記第 2回路通路により相互接続された複数個の 第2回路成分と、 前記第2銅シート層の少なくとも一部が 基準ポテンシャルに接続されていること、 とにより構成されたことを特徴とする組合 わせ。 2、前記第1銅シート層上において導電性クリップによ
    りランドを前記セラミック基板 上のランドに電気的に接続し、且つ支承回 路基板のレセプタクルに係合するプロング を有してなる特許請求の範囲第1項に記載 の組合わせ。 3、前記第2銅シート層は前記第1および第2回路通路
    の少なくとも一方の少なくとも 一つの回路通路を備えている特許請求の範 囲第2項に記載の組合わせ。 4、電源回路パッケージであつて、 電力トレインを支承する第1基板と、 制御回路を支承する第2基板と、 前記第1および第2基板は基準ポテンシ ャルに維持された導電性シートの両反対側 に接着接合されていることと、更に、 前記電力トレインと前記制御回路とを相 互接続し、それにより前記導電性シートが 前記電力トレインにより発生された擬似信 号から前記制御回路を電気的に分離する導 電手段と、 から構成されたことを特徴とする電源回 路パッケージ。 5、前記第1基板はフレキシブル絶縁材よりなり、前記
    第2基板は剛性の絶縁材からな る特許請求の範囲第4項に記載の電源回路 パッケージ。 6、前記導電手段は、導電材製のクリップ装置を備え、
    該クリップ装置は電力供給パッ ケージの周辺をクリップし、且つ前記第1 および第2基板上の導電ランドをそれぞれ 相互に接続している特許請求の範囲第5項 に記載の電源回路パッケージ。 7、前記銅シート層は前記電力トレインのための選択さ
    れた回路通路を備えている特許 請求の範囲第6項に記載の電源回路パッケ ージ。 8、前記電源トレインは、前記第1基板に接着接合され
    た銅シート層からエッチングさ れた回路通路と、これに装着された成分装 置の表面とにより構成されてぃる特許請求 の範囲第7項に記載の電源回路パッケージ。 9、前記制御回路は、前記第2基板からなるセラミック
    材により製造された厚膜よりな る特許請求の範囲第8項に記載の電源回路 パッケージ。 10、前記クリップ装置は、回路パッケージが装着され
    る回路ボードに設けられたレセプ タクルに係合するように動作するプロング 手段を備えている特許請求の範囲第9項に 記載の電源回路パッケージ。 11、回路パッケージであつて、 前記第1および第2基板がその両対向側 に接合されてなる導電材料製シートと、 更に、 前記第1基板に装着された第1回路ユニ ットおよび前記第2基板に装着された第2 回路ユニットであつて、該第1および第2 回路ユニットは回路パッケージの両対向側 に配置されてなる第1回路ユニットおよび 第2回路ユニットと、 により構成されることを特徴とする回路パ ッケージ。 12、前記導電材料製シートは基準ポテンシャルに維持
    され、且つ前記第1および第2基 板に接着されている特許請求の範囲第11 項に記載の回路パッケージ。 13、前記第1基板はフレキシブルな絶縁材からなり、
    更に、 前記第2基板は剛性絶縁材からなる特許 請求の範囲第12項に記載の回路パッケー ジ。 14、パッケージの周辺をクリップし、且つ前記第1お
    よび第2基板上の導電性ランドを 相互接続する導電材製の前記クリップ装置 は、前記第1および第2回路ユニットを相 互接続するために用いられている特許請求 の範囲第13項に記載の回路パツケージ。
JP11381686A 1985-05-20 1986-05-20 多相ハイブリツド電源 Pending JPS61269397A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73599885A 1985-05-20 1985-05-20
US735998 1985-05-20

Publications (1)

Publication Number Publication Date
JPS61269397A true JPS61269397A (ja) 1986-11-28

Family

ID=24958061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11381686A Pending JPS61269397A (ja) 1985-05-20 1986-05-20 多相ハイブリツド電源

Country Status (1)

Country Link
JP (1) JPS61269397A (ja)

Similar Documents

Publication Publication Date Title
US4577214A (en) Low-inductance power/ground distribution in a package for a semiconductor chip
EP0324244B1 (en) Tape automated bonding package for a semiconductor chip with decoupling
US5426566A (en) Multichip integrated circuit packages and systems
JP2854757B2 (ja) 半導体パワーモジュール
US20100176660A1 (en) Galvanic isolator
US4195195A (en) Tape automated bonding test board
US6043987A (en) Printed circuit board having a well structure accommodating one or more capacitor components
JP2001250873A (ja) 防護装置および装置を有する電気的な構成素子
JPH06334279A (ja) 多層フレキシブル電装基板
US6307255B1 (en) Multi-layer lead frame for a semiconductor device
JPH07142674A (ja) パワ−モジュ−ル
JPS6077452A (ja) 複数の集積回路作動電圧を供給する装置
JP2005310814A (ja) キャパシタ内蔵基板
EP1629534B1 (en) Foldable substrate with ground plane having a particular shape and corresponding manufacturing method
JPH0621330A (ja) 半導体パワーモジュール
JPH03189370A (ja) 制御装置
JPH11289029A (ja) 半導体装置のプラスチックパッケージ
US5708568A (en) Electronic module with low impedance ground connection using flexible circuits
EP0077818B1 (en) A pacakage for a semiconductor chip having a capacitor as an integral part thereof
KR910005740A (ko) 다층배선기판 및 이것을 사용하는 반도체집적회로장치
JPS61269397A (ja) 多相ハイブリツド電源
JPH04211200A (ja) 半導体装置
JP2600516B2 (ja) 半導体装置
JPS6386554A (ja) 電子的パッケ−ジ
JP3259217B2 (ja) ノイズ低減パッケージ