JPS61267843A - アクセス保護装置 - Google Patents

アクセス保護装置

Info

Publication number
JPS61267843A
JPS61267843A JP60109617A JP10961785A JPS61267843A JP S61267843 A JPS61267843 A JP S61267843A JP 60109617 A JP60109617 A JP 60109617A JP 10961785 A JP10961785 A JP 10961785A JP S61267843 A JPS61267843 A JP S61267843A
Authority
JP
Japan
Prior art keywords
register
address
access
guard
guard register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60109617A
Other languages
English (en)
Inventor
Mikio Uehara
幹生 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60109617A priority Critical patent/JPS61267843A/ja
Publication of JPS61267843A publication Critical patent/JPS61267843A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ガードレジスタの内容を予め決められる時間後にリセッ
トし、該時間後に生じたアクセス可能な領域へのアクセ
スを禁止して不所望な処理の発生を未然に防止する。
〔産業上の利用分野〕
本発明はアクセス保護装置に関し、更に詳しく言えばア
クセス可能な領域へのアクセス保護態様を改善したアク
セス保護装置に関する。
電子計算機等のディジタル処理装置には、アドレスを割
り当てられてアクセス可能とされた領域(アクセス可能
な領域)が設けられている。このような領域は又、アク
セスの可否制御を施されつつ用いられるものがある。こ
のような制御は不所望なアクセスを禁止して正常な処理
を遂行させるために為される。
このようなアクセス保護はアクセス可能な領域へのアク
セスがたとえ不所望のものであったとしても担保されて
いることが正常な処理を遂行する上で必要になって来る
〔従来の技術〕
従来におけるアクセス保護を実現する手段として、例え
ば、メモリの成る領域へのアクセス可否を示すのにガー
ドレジスタを用いている。
このレジスタはそこへのアクセス可否制御用アドレスが
セットされてから次のアドレスがセットされるまではそ
の内容が保持されたままとなっている。
〔発明が解決しようとする問題点〕
従って、ガードレジスタにアドレスがセットされてから
不所望なそのアドレスへのアクセスが生ずる如き動作が
生じた場合には、意図しないアクセスがそのアクセス可
能な領域に行なわれることを避けることができない。
本発明は上述した問題点に鑑みて創作されたもので、ア
クセス可能な領域への不所望なアクセスを可及的に除い
たアクセス保護装置を提供することをその目的とする。
〔問題点を解決するための手段〕
第1図は本発明の原理ブロック図を示す、この図におい
て、1はガードレジスタで、これはアドレスを割り当て
られたアクセス可能な領域例えば電子計算機の汎用レジ
スタのアドレスをセットし得るものである。2はガード
レジスタ1にアドレスがセットされた後の予め決められ
た時間経過後にガードレジスタ1の内容をリセットする
リセット手段である。3は比較手段で、これはガードレ
ジスタlのアドレスとアクセス可能な領域に対するアク
セスアドレスと比較するものであって、本発明のアクセ
ス保護装置はガードレジスタ1の内容がリセット手段2
によってリセットされる前のみガードレジスタ1にセッ
トされたアドレス対応のアクセス可能な領域のアクセス
を可能にしたものである。
〔作用〕
ガードレジスタ1にアクセス可能な領域のアドレスが設
定され、この設定から予め決められた時間が経過してガ
ードレジスタ1がリセットされる前のガードレジスタ1
に設定されたアドレス対応のアクセス可能な領域へのア
クセスは比較手段3からの出力によって許容されるが、
上記時間経過後のガードレジスタ1に設定されたアドレ
ス対応のアクセス可能な領域へのアクセスは禁止される
ことになる。従って、不所望なアクセスは生ぜしめられ
ず、つまり、異常動作発生時のアクセスは生ぜしめられ
ず、異常な処理を進めてしまうのを未然に防止すること
ができる。
〔実施例〕
第2図は本発明の一実施例を示す、この図において、1
0はデータバス11及び書込み信号線12を接続してい
るガードレジスタで、このレジスタ10はそのリセット
入力にタイマ13の出力信号が供給されてリセットされ
るように構成されており、このリセットされた内容がレ
ジスタ10のアドレスとして割り当てられている。タイ
セ13は線12上の信号をトリガとして受け、その受信
時刻から予め設定された時間経過後に出力信号を発生す
るように構成されている。
ガードレジスタ10の内容出力は比較回路14の一方の
入力に接続され、比較回路14の他方の入力には上位ア
ドレスバス15が接続されている。
比較回路14の出力信号は書込み許可信号としてアクセ
ス可能な領域の書込み制御部へ供給される。
上述の如く構成される本発明装置の動作を以下に説明す
る。
アクセス可能な領域への書込みに先立ってその領域に割
り当てられたアドレスがデータバス11を介して転送さ
れて来ると共に、書込み信号線12を経て書込み信号が
ガードレジスタ10へ送られて来てデータバスll上の
アドレスがガードレジスタ10にセットされる。これと
同時に、書込み信号線12上の書込み信号によってタイ
マ13が起動される。
ガードレジスタ10の内容出力値は比較回路14へ供給
されており、タイマ13から出力信号が発生されてガー
ドレジスタ10がリセットされる前に、上位アドレスバ
ス15を経て転送されて来るところのガードレジスタ1
0にセットされたアドレスにて指定されるアクセス可能
な領域の上位アドレスは比較回路14から出力信号を発
生せしめてガードレジスタ10にセットされたアドレス
対応のアクセス可能な領域へのアクセスを可能にする。
しかしながら、タイマ13から出力信号が発生される時
刻後における上位アドレスバス15上に転送された上位
アドレス対応のアクセス可能な領域へのアクセスは不所
望なアクセスとして禁止される。
なお、ガードレジスタ10をリセットする時間は必要に
応じて、例えばプログラマブルに、変更可能に構成して
もよい。又、読み出しアクセスの場合にも同様の機能を
生ぜしめ得るように構成し得る。
〔発明の効果〕
以上説明したように、本発明によればアクセス可能な領
域への不所望なアクセスを可及的に禁止し、異常な処理
を進めてしまうのを未然に防止し得る。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す図である。 第1図において、 1はガードレジスタ、 2はリセット手段、 3は比較手段である。

Claims (2)

    【特許請求の範囲】
  1. (1)アドレスを割り当てられたアクセス可能な領域の
    アドレスをセットし得るガードレジスタ(1)と、 ガードレジスタ(1)にアドレスがセットされた後の予
    め決められた時間経過後にガードレジスタ(1)の内容
    をリセットするリセット手段(2)と、 ガードレジスタ(1)のアドレスと前記アクセス可能な
    領域に対するアクセスアドレスとを比較する比較手段(
    3)とを備えて比較手段(3)から出力がある間のみ前
    記アクセス可能な領域へのアクセスを為し得ることを特
    徴とするアクセス保護装置。
  2. (2)前記リセット手段はガードレジスタ(1)へのセ
    ット信号によってトリガされて動作し所定の時間経過後
    にガードレジスタ(1)のリセット入力にリセット信号
    を供給するタイマであることを特徴とする特許請求の範
    囲第1項記載のアクセス保護装置。
JP60109617A 1985-05-22 1985-05-22 アクセス保護装置 Pending JPS61267843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60109617A JPS61267843A (ja) 1985-05-22 1985-05-22 アクセス保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60109617A JPS61267843A (ja) 1985-05-22 1985-05-22 アクセス保護装置

Publications (1)

Publication Number Publication Date
JPS61267843A true JPS61267843A (ja) 1986-11-27

Family

ID=14514831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60109617A Pending JPS61267843A (ja) 1985-05-22 1985-05-22 アクセス保護装置

Country Status (1)

Country Link
JP (1) JPS61267843A (ja)

Similar Documents

Publication Publication Date Title
KR960035263A (ko) 멀티프로그램 실행제어장치 및 방법
JPS58139400A (ja) デ−タの取出防止制御機構
KR960011717A (ko) 특정 기억 영역의 기입 보호 기능을 구비한 데이타 처리 장치 및 그 방법
JPS5992500A (ja) デ−タ処理装置の保護システム
JPS61267843A (ja) アクセス保護装置
JP3082701B2 (ja) メモリ保護装置およびメモリ保護方法
JPS6074059A (ja) 記憶装置アクセス制御方式
KR900010178Y1 (ko) 램 출력 보호회로
JPH01123342A (ja) メモリの書込保護回路
JPH05307506A (ja) 制御装置のデータ保護回路
JPS63250753A (ja) メモリアクセスチエツク方式
JPH05173886A (ja) 書込み装置
JPS5663652A (en) Information processing unit
JPH0468660B2 (ja)
JPH0716190Y2 (ja) 自動販売機の制御装置
JPH01267756A (ja) コンピュータ制御装置
JPH05307503A (ja) デュアルポートメモリの書き込み禁止制御方式
JPH01114955A (ja) メモリ保護方式
JPH03147160A (ja) メモリicカードのコピープロテクト回路
JPH06149682A (ja) メモリデータ保護回路
JPS6073761A (ja) 記憶保護装置
KR890010712A (ko) 메모리장치의 프로텍트 및 언프로텍트 구현장치 및 방법
JPH03147158A (ja) メモリ制御回路
JPH02176843A (ja) Dma制御装置
JPH03276346A (ja) メモリカード