JPS61265845A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61265845A JPS61265845A JP10760485A JP10760485A JPS61265845A JP S61265845 A JPS61265845 A JP S61265845A JP 10760485 A JP10760485 A JP 10760485A JP 10760485 A JP10760485 A JP 10760485A JP S61265845 A JPS61265845 A JP S61265845A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- chip
- plastic package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
集積回路（ＩＣ）が形成された半導体チップ（以下ＩＣ
チップという）を樹脂封止した半導体装置（プラスチッ
クパッケージ）において、リードフレームの外リードと
樹脂封止部との境界における耐湿性を向上することを可
能にする。
チップという）を樹脂封止した半導体装置（プラスチッ
クパッケージ）において、リードフレームの外リードと
樹脂封止部との境界における耐湿性を向上することを可
能にする。
本発明は半導体装置、さらに詳しく言えばリードフレー
ムと樹脂部との境界にまたがって例えば樹脂材料で防水
膜を設けることにより耐湿性を向上させたプラスチック
パッケージに関するものである。
ムと樹脂部との境界にまたがって例えば樹脂材料で防水
膜を設けることにより耐湿性を向上させたプラスチック
パッケージに関するものである。
第２図に断面図で示される半導体装置は知られたもので
あり、叩図において、１１はＩＣが形成された半導体チ
ップ（ＩＣチップ）、１２はリードフレームの外リード
、１３はＩＣチップ１１を樹脂封止する樹脂モールド（
樹脂封止部）、１４はＩＣチップの電極１１ａと外リー
ド１２とを接続するワイヤを示し、ＩＣチップ１１はリ
ードフレームのステージ１５に接着されている。かかる
半導体装置はＩＣチップが樹脂封止されてなるものであ
るので、一般にプラスチックパッケージと呼称される。
あり、叩図において、１１はＩＣが形成された半導体チ
ップ（ＩＣチップ）、１２はリードフレームの外リード
、１３はＩＣチップ１１を樹脂封止する樹脂モールド（
樹脂封止部）、１４はＩＣチップの電極１１ａと外リー
ド１２とを接続するワイヤを示し、ＩＣチップ１１はリ
ードフレームのステージ１５に接着されている。かかる
半導体装置はＩＣチップが樹脂封止されてなるものであ
るので、一般にプラスチックパッケージと呼称される。
外リード１２はＩＣチップが樹脂モールド１３で封止さ
れた後において切断され、折り曲げられて第３図に示す
形状に変えられるものであり、かかる切断、折曲げ工程
はプロブレ（外リード処理）と呼称される。
れた後において切断され、折り曲げられて第３図に示す
形状に変えられるものであり、かかる切断、折曲げ工程
はプロブレ（外リード処理）と呼称される。
第３図に示したプラスチックパッケージに固有（または
宿命的）ともいえる欠点の一つは浸水性であって、水の
浸入経路は■樹脂モールドの樹脂それ自体からくるもの
と、■リードフレームと樹脂モールドの界面から（るも
のとがあり、これらの浸水を防止するについては研究が
続けられている。
宿命的）ともいえる欠点の一つは浸水性であって、水の
浸入経路は■樹脂モールドの樹脂それ自体からくるもの
と、■リードフレームと樹脂モールドの界面から（るも
のとがあり、これらの浸水を防止するについては研究が
続けられている。
上記■の樹脂封止部とリードフレームとの境界からの浸
水について、前記したプロブレの工程が重要な意義をも
つ。すなわち、外リードになされる切断、折曲げにおい
て、リードフレームに外力が加えられるので、樹脂モー
ルドとリードフレームの接触している部分に隙間が形成
され、この隙間から外部の水が浸入する問題がある。
水について、前記したプロブレの工程が重要な意義をも
つ。すなわち、外リードになされる切断、折曲げにおい
て、リードフレームに外力が加えられるので、樹脂モー
ルドとリードフレームの接触している部分に隙間が形成
され、この隙間から外部の水が浸入する問題がある。
本発明はこのような点に鑑みて創作されたもので、樹脂
封止、プロブレを経て完成されたプラスチソクノｚＹフ
ィンケージにおいて、リードフレームと樹脂モールドと
の境界からの浸水が防止される構造の半導体装置を提供
することを目的とする。
封止、プロブレを経て完成されたプラスチソクノｚＹフ
ィンケージにおいて、リードフレームと樹脂モールドと
の境界からの浸水が防止される構造の半導体装置を提供
することを目的とする。
第１図は本発明実施例の断面図を示す。
同図に示した実施例においては、樹脂封止をなす樹脂モ
ールド１３とリードフレーム１２との境界にまたがる如
くに離型剤を含まない樹脂を用い防水膜１６を形成した
ものである。
ールド１３とリードフレーム１２との境界にまたがる如
くに離型剤を含まない樹脂を用い防水膜１６を形成した
ものである。
上記した防水膜１６は離型剤を含まない樹脂材料をリー
ドフレームに設け、かかるリードフレームを用いて従来
例と同様にＩＣチップの樹脂封止をなすので、リードフ
レームを補強し、プロブレに対して補強され、しかも浸
水が防止されてプラスチックパッケージの耐湿性を増す
ものである。
ドフレームに設け、かかるリードフレームを用いて従来
例と同様にＩＣチップの樹脂封止をなすので、リードフ
レームを補強し、プロブレに対して補強され、しかも浸
水が防止されてプラスチックパッケージの耐湿性を増す
ものである。
第１図に示した防水膜１６を形成するには、例えば離型
剤を含まないエポキシ樹脂でプレプレラグまたはテープ
状のものを用意する。ＩＣチップ１１とリードフレーム
の相対的位置を示す第２図を参照すると、防水膜１６を
、既にメッキ工程の終ったリードフレームのワイヤ接着
部１２ａのＩＣチップから見て外方に長手方向に位置す
るようにリードフレームの上下から貼り合せる。最近の
プラスチックパッケージは多くのピンを小ピツチで設け
るのでリードフレームは薄板で形成される。そのとき、
ピンの数が１００程度と多くなると、これらのピンを等
間隔に保つことが難しくなってきているが、防水膜を用
いることによってリードフレームを補助し多くのピンを
正確に配列することを可能にする。
剤を含まないエポキシ樹脂でプレプレラグまたはテープ
状のものを用意する。ＩＣチップ１１とリードフレーム
の相対的位置を示す第２図を参照すると、防水膜１６を
、既にメッキ工程の終ったリードフレームのワイヤ接着
部１２ａのＩＣチップから見て外方に長手方向に位置す
るようにリードフレームの上下から貼り合せる。最近の
プラスチックパッケージは多くのピンを小ピツチで設け
るのでリードフレームは薄板で形成される。そのとき、
ピンの数が１００程度と多くなると、これらのピンを等
間隔に保つことが難しくなってきているが、防水膜を用
いることによってリードフレームを補助し多くのピンを
正確に配列することを可能にする。
第１図に示したプラスチックパッケージを作るには以下
の工程による。
の工程による。
１、ダイス付は
前記した如くメッキが終り、防水膜１６を貼り付けたリ
ードフレームのステージ１５に、ＩＣチップ１２を金ペ
レット、半田、銀ペースとのいずれかを用いて接着する
。
ードフレームのステージ１５に、ＩＣチップ１２を金ペ
レット、半田、銀ペースとのいずれかを用いて接着する
。
２、ワイヤ付は
ワイヤポンディングマシンを用い、ワイヤ１４を、ＩＣ
チップの電極１１ａとリードフレームのワイヤ接着部１
２ａに接着する。
チップの電極１１ａとリードフレームのワイヤ接着部１
２ａに接着する。
３、モールディング
モールディングマシンを用い樹脂でＩＣチップを封止す
る樹脂モールド１３を形成する。
る樹脂モールド１３を形成する。
４、外装メッキ
リードフレームのピンに必要なメッキをなす。
５、外リード切りと曲げ（プロブレ）
外リード１２に切断工程を加えた後第１図に示される形
状に折り曲げる ６、捺印 樹脂モールド１３の表面に製品番号その他の所定の事項
を捺印する。
状に折り曲げる ６、捺印 樹脂モールド１３の表面に製品番号その他の所定の事項
を捺印する。
７、試験、出荷
最後に試験機により所定の試験をなし、良品と判定され
たものを出荷する。
たものを出荷する。
上記から理解される如（、本発明のプラスチックパッケ
ージはリードフレームに防水膜を設けることのみが従来
の技術と異なり、その他の製造工程は従来例と全く同様
である。
ージはリードフレームに防水膜を設けることのみが従来
の技術と異なり、その他の製造工程は従来例と全く同様
である。
防水膜の材料は、リードフレームと樹脂モールド（エポ
キシ樹脂が多く用いられる）との双方に密着性の良い材
料を用いる。そして、それには離型剤を含ませないこと
が重要である。また、ダイス付け、ワイヤ付け、モール
ディングに耐えうるちのでなければならない。全体に低
温プロセスを使えば、１５０〜２００℃の温度に耐えう
る材料であればよい。
キシ樹脂が多く用いられる）との双方に密着性の良い材
料を用いる。そして、それには離型剤を含ませないこと
が重要である。また、ダイス付け、ワイヤ付け、モール
ディングに耐えうるちのでなければならない。全体に低
温プロセスを使えば、１５０〜２００℃の温度に耐えう
る材料であればよい。
防水膜は、前記した如くにダイス付けの前に貼り合せて
もよいが、量産を可能にするためには前辺ってコートし
ておくと効果的である。
もよいが、量産を可能にするためには前辺ってコートし
ておくと効果的である。
また、防水膜は第２図に示す長手方向のみに設けても、
またはＩＣチップを囲む四方に配置してもよい。
またはＩＣチップを囲む四方に配置してもよい。
以上説明してきたように本発明によれば、プラスチック
パッケージにおいて、リードフレームが補強され、その
ことは多ピン、小ピンチの薄板リードフレームにおいて
効果的であり、プロダレ（外リード切断、折曲げ）に対
してリードフレームが補強され、パッケージの耐湿性が
向上する効果がある。
パッケージにおいて、リードフレームが補強され、その
ことは多ピン、小ピンチの薄板リードフレームにおいて
効果的であり、プロダレ（外リード切断、折曲げ）に対
してリードフレームが補強され、パッケージの耐湿性が
向上する効果がある。
第１図は本発明実施例の断面図、
第２図は第１図のリードフレームの要部の平面図、
第３図は従来例断面図、
第１図ないし第３図において、
１１はＩＣチップ、
１１ａはＩＣチップの電極、
１２は外リード、
１２ａは外リードのワイヤ接着部、
１３は樹脂モールド、
１４はワイヤ、
１５はステージ、
１６は防水膜である。
第１図
本発明賃や伜１子面ヱ
第２ｒＸＪ
Claims (1)
- 集積回路が形成された半導体チップ（１１）を樹脂封止
してなるプラスチックパッケージにして、半導体チップ
（１１）がダイ付けされたリードフレームの外リード（
１２）と樹脂モールド（１３）との境界となる部分にま
たがりリードフレームの両面に防水膜（１６）を設けて
なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10760485A JPS61265845A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10760485A JPS61265845A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61265845A true JPS61265845A (ja) | 1986-11-25 |
Family
ID=14463379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10760485A Pending JPS61265845A (ja) | 1985-05-20 | 1985-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61265845A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154051A (ja) * | 1983-02-22 | 1984-09-03 | Seiko Epson Corp | 半導体装置 |
| JPS59161846A (ja) * | 1983-03-07 | 1984-09-12 | Nec Corp | 半導体装置 |
| JPS6037754A (ja) * | 1983-08-10 | 1985-02-27 | Seiko Epson Corp | フラツトパツケ−ジ |
-
1985
- 1985-05-20 JP JP10760485A patent/JPS61265845A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154051A (ja) * | 1983-02-22 | 1984-09-03 | Seiko Epson Corp | 半導体装置 |
| JPS59161846A (ja) * | 1983-03-07 | 1984-09-12 | Nec Corp | 半導体装置 |
| JPS6037754A (ja) * | 1983-08-10 | 1985-02-27 | Seiko Epson Corp | フラツトパツケ−ジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8329509B2 (en) | Packaging process to create wettable lead flank during board assembly | |
| JP2553924B2 (ja) | 周辺キャリア構造体を有するパッケージ式電子デバイス | |
| US7282786B2 (en) | Semiconductor package and process for making the same | |
| US20020058359A1 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| US20120074546A1 (en) | Multi-chip Semiconductor Packages and Assembly Thereof | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| US20080150106A1 (en) | Inverted lf in substrate | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| US5633206A (en) | Process for manufacturing lead frame for semiconductor package | |
| JPH04234152A (ja) | 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法 | |
| JPS6151933A (ja) | 半導体装置の製法 | |
| US7309910B2 (en) | Micro lead frame packages and methods of manufacturing the same | |
| JP3036339B2 (ja) | 半導体装置 | |
| JPS61265845A (ja) | 半導体装置 | |
| JPS6223097Y2 (ja) | ||
| JP2001185567A (ja) | 半導体装置およびその製造方法 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH06342816A (ja) | 半導体装置及びその製造方法並びにそれらに用いるリードフレーム | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| CN212967703U (zh) | 芯片封装结构及数字隔离器 | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| JPS63131558A (ja) | レジン封止型半導体装置用リ−ドフレ−ム | |
| KR940008328B1 (ko) | 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR100258876B1 (ko) | 반도체 시험용 패키지의 제조방법 |