JPS61264174A - 直流バイアススパツタリング法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は基板ホルダを成す接地した陽極に対して負の直
流バイアス電圧を成膜すべき基板に印加し、放電ガス中
のイオンの一部を基板表面に流し込ませ、イオン衝撃に
よって基板表面における成膜中の汚染を除去したりステ
ップカッ々レージを向上させるように直流バイアススノ
ぞツタリング法に関するものである。

従来の技術 一般に知られているようにノζイアススノロ１７タリン
グは、スノぞツタリング成膜中のステップカッ々レージ
を向上させたり汚染を除去する几め放電ガス中のイオン
を利用するものであり、放電ガス中のイオンの大部分は
陰極すなわちターゲットを照射し、その一部分が基板表
面を照射し、それによりステップカバレージを向上させ
之夛結合の弱い汚染物質をスパッタリングで除去しなか
ら成膜が行なわれる。すなわち成膜すべき基板に積極的
に電位全印加し、成膜中に基板をアルゴンイオンで衝撃
し、膜質等の向上を図ろうとするものである。

そして基板に印加する電位が高周波電位であるか直流電
位であるかによシ、ＲＦバイアススバッタリングおよび
直流バイアススバッタリングと呼ばれ、種々の装置が提
案されている。

一般に直流バイアススパッタリングにおいては成膜すべ
き基板に第弘図に示すような負の電位を印加し、成膜中
に基板や成長中の薄膜をアルザンイオンで衝撃し、膜質
やステッゾカノ々レージを向上させるようにしている。

発明が解決しようとする問題点 ところでこのように基板に直流電位を印加する直流バイ
アススノぐツタリングでは、成膜物質や基板の一部また
は全部が絶縁物質である場合には基板表面がチャージア
ップして異常放電を誘発させるという問題がある。例え
ばＬＳＩチップ製造用のシリコンウェハではその表面の
一部がシリコン酸化物、シリコン窒化物等の絶縁物で覆
われており、このようなシリコンウェハを基板として負
の電位全印加し、Ａｔ、Ａｔ−８ｉ等の金属または珪化
物等の成膜を行なう場合ＶＣは基板上においてチャージ
アップにより異常放電が発生し、この異常放電によシ異
物が発生したり、ＬＳＩにダメージを起すことになる。

一方高周波電位金印加する几Ｆバイアススノぞツタリン
グではチャージアップの問題は生じないが電源、マツチ
ングボックス等設備が高価となる欠点がある。

そこで本発明の目的は直流／々イアススノξツタリング
においてチャージアップを抑止して異常放電に伴なう問
題を解決することにある。

問題点を解決する交めの手段 上記の目的を達成するために、本発明による直流バイア
ススノぐツタリング法は、基板に印加スる負の直流バイ
アス電圧を周期的にほぼ接地レベルに戻して基板表面に
電子を流入させることを特徴としている。

負の直流バイアス電圧を接地レベルに戻す周期に電圧電
流に応じて決められるが、数Ｈｚ以上であればよい。

作用 このように構成することによって本発明の直流バイアス
スノぞツタリング法においては、負の直流バイアス電圧
が印加されている間は通常のようにイオンの一部が基板
に流れ込み、基板表面にイオンによシ衝撃されてステツ
゛プカノ々レージを向上させ７ｊ５析出面に吸着される
結合の弱い汚染物質を７を之き出す。そして負の直流バ
イアス電圧が接地レベルに戻つｔ短かい時間の間には基
板表面に電子が流れ込み、それにより基板表面は電気的
に中和される。このような作用が繰返されることによっ
て、異常放電につながるような基板表面のチャージアッ
プを防止する。

実施例 以下添附図面を参照して本発明の実施例について説明す
る。

第１図には本発明の方法を実施している直流／々イアス
スバッタリング装置の構成を示し、／はカソードで、こ
れにターゲラトコが装着され、３はアノードでその上に
は成膜すべき基板弘が装着されている。よはＲＦまたは
直流高電圧源でカソードｌに接続され、基板≠を支持し
ているアノード３Ｆｉ接地されている。乙は直流バイア
ス電源で、アノード３上の基板弘に接続され、第３図に
示すような負の直流バイアス電圧金基板４！に印加する
。

また７、ｒｒ４チャンバやその他の接地された部分を表
わす。

直流バイアス電源６の一例を第２図に示し、７は電源入
力端子、！ｒ＃′ｉ開閉器、りはスイッチ、ＩＯはスラ
イダック、／ｌＦｉ変圧器、／２Ｆｉダイオード回路、
１３はスライダック１０の動作制御回路、ｌ弘は基板に
接続される出力端子であり、図示のように接続されてい
る。

このように構成し几装置の動作において、ターゲット２
を取付けたカソード／とこれに対向し之アノード３との
間に高電圧電源！によって直流ま几は交流の高電圧が印
加され、それによりグロー放電が起Ｑ１スノぞツタリン
グが行なわれる。その際、基板弘には直流バイアス電源
６から第３図に示すような周期的に接地レベルに戻る負
の直流バイアス電圧が印加される。従って前述のように
基板≠に負の直流バイアスがかかつている間中は放電中
のイオンの一部が基板表面に入シ、スパッタリングして
ステップカッ々レージ全向上させたす除去すべき汚染物
質（例えば膜中に捕捉されている不純物ガス等）　ｌｔ
７？１．き出し、そしてその後食の直流バイアスが接地
レベルに戻る短時間の間には基板表面に電子が流入し、
基板表面は電気的に中和される。その結果チャージアッ
プの問題なしにスパッタリングが行なわれ得る。

発明の詳細 な説明してき友ように本発明の方法によれば、基板に印
加する負の直流バイアス電圧を周期的にほぼ接地レベル
に戻して基板表面に電子を流入させることによって、特
に基板の一部まｅｈ全全部絶縁物であるとき問題となる
チャージアップを抑止することができ、その結果異常放
電による異物（粒子やゴミ等）の発生や素子のダメージ
を低減させることができる。

ま几従来の几Ｆバイアス方式に比べて装置自体の価格を
低くおさえることができる。

【図面の簡単な説明】

第１図に本発明の方法を実施している直流バイアススパ
ッタリング装置の構成金示す概略図、第１図は直流ノζ
イアス電源の一例を示す図、第３図は本発明の方法にお
いて用いられる直流バイアス電圧を示すグラフ、第参図
は従来の直流バイアス電圧を示すグラフである。 図中、ｌ二カソード、コニターゲット、３ニアノード、
４Ｌ：基板、ｊ：高電圧電源、ｔ：直流バイアス電源。

Claims (1)

【特許請求の範囲】
1. 基板ホルダを成す陽極に対して負の直流バイアス電圧を
   処理すべき基板に印加し、放電ガス中のイオンの一部を
   基板表面に流し込ませイオン衝撃によつて基板表面にお
   ける成膜中の汚染を除去したりステップカバレージを向
   上させるようにした直流バイアススパッタリング法にお
   いて、基板に印加する負の直流バイアス電圧を周期的に
   ほぼ接地レベルに戻して基板表面に電子を流入させるこ
   とを特徴とする直流バイアススパッタリング法。