JPH0531294B2 - - Google Patents
Info
- Publication number
- JPH0531294B2 JPH0531294B2 JP60013496A JP1349685A JPH0531294B2 JP H0531294 B2 JPH0531294 B2 JP H0531294B2 JP 60013496 A JP60013496 A JP 60013496A JP 1349685 A JP1349685 A JP 1349685A JP H0531294 B2 JPH0531294 B2 JP H0531294B2
- Authority
- JP
- Japan
- Prior art keywords
- anode electrode
- insulating material
- electrode
- deposited
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011810 insulating material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 7
- 238000000992 sputter etching Methods 0.000 claims description 7
- 241000276425 Xiphophorus maculatus Species 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、シリコンウエハその他の基板表面
に、放電プラズマ中のイオンによりエツチングの
処理を施すスパツタエツチング装置に関する。
に、放電プラズマ中のイオンによりエツチングの
処理を施すスパツタエツチング装置に関する。
（従来の技術）
従来、スパツタエツチング装置として、第１図
示のように、真空排気された真空処理室ａ内に平
板状の電極ｂ，ｃを互に対向させて設置し、その
一方をインピーダンス整合回路ｇを介して高周波
電源ｄに接続してカソード電極とその他方をアー
スｅに接続してアノード電極とに構成し、両電極
ｂ，ｃ間にプラズマ放電ｆを発生させ、例えば電
極Ｃに設けた基板ｈにエツチングを施すようにし
たものが知られている。
示のように、真空排気された真空処理室ａ内に平
板状の電極ｂ，ｃを互に対向させて設置し、その
一方をインピーダンス整合回路ｇを介して高周波
電源ｄに接続してカソード電極とその他方をアー
スｅに接続してアノード電極とに構成し、両電極
ｂ，ｃ間にプラズマ放電ｆを発生させ、例えば電
極Ｃに設けた基板ｈにエツチングを施すようにし
たものが知られている。
（発明が解決しようとする問題点）
この第１図示の装置に於いて、高周波電力をカ
ソード電極に印加すると、高周波電圧は第２図示
のようにカソード電極ｂではマイナス側にバイア
スされた状態で大きく発生し、アノード電極ｃで
は第３図示のように殆どアース電位に近い状態に
保たれ、そのためプラズマ中のイオンはカソード
電極ｂへと引き寄せられその表面に衝突する。
ソード電極に印加すると、高周波電圧は第２図示
のようにカソード電極ｂではマイナス側にバイア
スされた状態で大きく発生し、アノード電極ｃで
は第３図示のように殆どアース電位に近い状態に
保たれ、そのためプラズマ中のイオンはカソード
電極ｂへと引き寄せられその表面に衝突する。
この場合アノード電極ｃの表面からアースｅへ
の回路を高周波回路的に見れば、該回路インピー
ダンス≒０（抵抗分Ｒ≒０、インダクタンス分Ｌ
≒０、キャンパシタンス分Ｃ≒∞）の導体の状態
にある。こうした構成を有する装置に於いて、プ
ラズマ放電に伴いカソード電極に設けた基板ｈか
らスパツタされた絶縁物質がアノード電極ｃの表
面に徐々に膜状に堆積することがあり、その場合
アノード電極表面側にも第４図示のような高周波
電圧が発生し、該電圧は堆積した絶縁膜が厚くな
るほど大きくなる。そのため放電状態が変化し、
プラズマによつて引き起される現象にも変化を生
じ、例えばアノード電極側にもイオンが衝突する
等の変化が生ずる。
の回路を高周波回路的に見れば、該回路インピー
ダンス≒０（抵抗分Ｒ≒０、インダクタンス分Ｌ
≒０、キャンパシタンス分Ｃ≒∞）の導体の状態
にある。こうした構成を有する装置に於いて、プ
ラズマ放電に伴いカソード電極に設けた基板ｈか
らスパツタされた絶縁物質がアノード電極ｃの表
面に徐々に膜状に堆積することがあり、その場合
アノード電極表面側にも第４図示のような高周波
電圧が発生し、該電圧は堆積した絶縁膜が厚くな
るほど大きくなる。そのため放電状態が変化し、
プラズマによつて引き起される現象にも変化を生
じ、例えばアノード電極側にもイオンが衝突する
等の変化が生ずる。
アノード電極表面側に高周波電圧が発生する原
因は、アノード電極表面に絶縁膜が堆積すること
により、その堆積まえにほぼ無限大であつたアノ
ード電極表面からアースｅへの回路のキャパシタ
ンス分Ｃが小さくなることによる。即ち、絶縁膜
の厚さＤに対してＣの値は逆比例の関係にあり、
Ｄが増大するに従つてＣは小さくなるが、このた
めアノード電極表面側からアースｅまでのインピ
ーダンスはほぼ１／ωC（ω＝2πf）に従つて増加
し、アースｅよりもアノード電極表面側の高周波
電圧が大きくなる結果となる。
因は、アノード電極表面に絶縁膜が堆積すること
により、その堆積まえにほぼ無限大であつたアノ
ード電極表面からアースｅへの回路のキャパシタ
ンス分Ｃが小さくなることによる。即ち、絶縁膜
の厚さＤに対してＣの値は逆比例の関係にあり、
Ｄが増大するに従つてＣは小さくなるが、このた
めアノード電極表面側からアースｅまでのインピ
ーダンスはほぼ１／ωC（ω＝2πf）に従つて増加
し、アースｅよりもアノード電極表面側の高周波
電圧が大きくなる結果となる。
このようにアノード電極側にも高周波電圧が発
生しプラズマ放電の状態が変ることは基板の処理
状態を好ましい状態で一定に維持し得ない不都合
が生じ、例えば均一処理を要求されるIC基板の
製造プロセスでは好ましくない。
生しプラズマ放電の状態が変ることは基板の処理
状態を好ましい状態で一定に維持し得ない不都合
が生じ、例えば均一処理を要求されるIC基板の
製造プロセスでは好ましくない。
このため従来の装置では、ある程度絶縁膜が堆
積したらアノード電極表面をクリーニングし、こ
れを除去する等のメンテナンスを必要とした。
積したらアノード電極表面をクリーニングし、こ
れを除去する等のメンテナンスを必要とした。
本発明はアノード電極表面に絶縁膜が生成して
プラズマ放電状態が変化することを防止すること
を目的とするものである。
プラズマ放電状態が変化することを防止すること
を目的とするものである。
（問題点を解決するための手段）
本発明では、真空処理室内に平板状の電極を互
に対向させて設置し、その一方を高周波電源に接
続してカソード電極とその他方をアースに接続し
てアノード電極とに構成し、両電極間にプラズマ
放電を発生させてカソード電極に設けた基板にス
パツタエツチングを施すようにしたものに於い
て、該アノード電極の表面に、エツチング中にア
ノード電極に堆積することが予想される絶縁物質
の膜厚よりも十分に厚い絶縁物質のプレートを取
付け、さらに該アノード電極をアースに接続する
回路に該回路のインピーダンスを０又は適当な値
に調整するためのインダクタンスを直列に挿入す
るようにした。
に対向させて設置し、その一方を高周波電源に接
続してカソード電極とその他方をアースに接続し
てアノード電極とに構成し、両電極間にプラズマ
放電を発生させてカソード電極に設けた基板にス
パツタエツチングを施すようにしたものに於い
て、該アノード電極の表面に、エツチング中にア
ノード電極に堆積することが予想される絶縁物質
の膜厚よりも十分に厚い絶縁物質のプレートを取
付け、さらに該アノード電極をアースに接続する
回路に該回路のインピーダンスを０又は適当な値
に調整するためのインダクタンスを直列に挿入す
るようにした。
（作用）
カソード電極に高周波電源から電力を通電する
とアースに接続されたアノード電極との間にプラ
ズマ放電が発生し、例えばカソード電極の表面に
設けたシリコン基板の表面に該プラズマ中のイオ
ンが衝突してこれにエツチングの処理が施され
る。この処理中にアノード電極の表面に基板から
スパツタされた絶縁物例えばSiO2が膜状に付着
するが、該アノード電極の表面に予め例えば
SiO2製の絶縁物質のプレートを取付けしかも該
プレート厚さを該アノード電極の表面に堆積する
ことが予想される絶縁膜の厚さに比べて十分大き
な厚味を有するものとしておけば、該プレート上
に絶縁物の膜が形成され、その膜厚が大きくなつ
ても該アノード電極のキヤパシタンスの値は殆ど
変化することがなく一定に保つことが出来る。
とアースに接続されたアノード電極との間にプラ
ズマ放電が発生し、例えばカソード電極の表面に
設けたシリコン基板の表面に該プラズマ中のイオ
ンが衝突してこれにエツチングの処理が施され
る。この処理中にアノード電極の表面に基板から
スパツタされた絶縁物例えばSiO2が膜状に付着
するが、該アノード電極の表面に予め例えば
SiO2製の絶縁物質のプレートを取付けしかも該
プレート厚さを該アノード電極の表面に堆積する
ことが予想される絶縁膜の厚さに比べて十分大き
な厚味を有するものとしておけば、該プレート上
に絶縁物の膜が形成され、その膜厚が大きくなつ
ても該アノード電極のキヤパシタンスの値は殆ど
変化することがなく一定に保つことが出来る。
該絶縁物質のプレートをアノード電極の表面に
取付けることにより該表面からアースまでの回路
に該プレートによるキヤパシタンスが生ずるが、
該回路にはそのインピーダンスを０又は適当な値
に調整するため直列にインダクタンスを挿入する
ことにより、該アノード電極表面側の高周波電圧
を０又は適当な値に調整し維持することが出来
る。かくてアノード電極のキヤパシタンスと該電
極の表面側の高周波電圧を一定となし得るのでプ
ラズマ放電状態も一定となり、例えばエツチング
処理中にアノード電極にイオンが衝突し始める等
の不都合を解消出来る。
取付けることにより該表面からアースまでの回路
に該プレートによるキヤパシタンスが生ずるが、
該回路にはそのインピーダンスを０又は適当な値
に調整するため直列にインダクタンスを挿入する
ことにより、該アノード電極表面側の高周波電圧
を０又は適当な値に調整し維持することが出来
る。かくてアノード電極のキヤパシタンスと該電
極の表面側の高周波電圧を一定となし得るのでプ
ラズマ放電状態も一定となり、例えばエツチング
処理中にアノード電極にイオンが衝突し始める等
の不都合を解消出来る。
（実施例）
本発明の実施例を第５図につき説明する。
同図に於いて、１は真空排気された真空処理
室、２，３は該処理室１内に互いに平行に対向し
て設けた平板状の電極で、その一方の電極２をイ
ンピーダンス整合回路４ａを介して高周波電源４
に接続してカソード電極に構成し、他方の電極３
をアース５に接続してアノード電極に構成した。
この装置に於いて高周波電源４からカソード電極
２に電力を投入すると両電極２，３間にプラズマ
放電が発生し、プラズマ中のイオンがカソード電
極２に衝突して例えばこれに設けたシリコン基板
６の表面をエツチングする。
室、２，３は該処理室１内に互いに平行に対向し
て設けた平板状の電極で、その一方の電極２をイ
ンピーダンス整合回路４ａを介して高周波電源４
に接続してカソード電極に構成し、他方の電極３
をアース５に接続してアノード電極に構成した。
この装置に於いて高周波電源４からカソード電極
２に電力を投入すると両電極２，３間にプラズマ
放電が発生し、プラズマ中のイオンがカソード電
極２に衝突して例えばこれに設けたシリコン基板
６の表面をエツチングする。
以上の構成は従来のものと同様であり、この構
成ではアノード電極３に基板６からスパツタされ
たSiO2等の絶縁物質の膜が、例えば基板６を１
枚処理するごとに数Å〜10Å程度の厚味で形成さ
れ、その結果プラズマ放電の状態が変化する不都
合があるが、本発明に於いては該アノード電極３
の表面側に、厚さが堆積することが予想される絶
縁物質の膜厚よりも十分に厚い例えば厚さ１mmの
絶縁物質製のプレート７を取付け、さらに該アノ
ード電極３からアース５への回路８に該プレート
７の取付けに伴い生ずるキヤパシタンスを打ち消
し該回路８のインピーダンスを０又は適当な値に
調整する可変或いは固定のインダクタンス９を挿
入するようにした。
成ではアノード電極３に基板６からスパツタされ
たSiO2等の絶縁物質の膜が、例えば基板６を１
枚処理するごとに数Å〜10Å程度の厚味で形成さ
れ、その結果プラズマ放電の状態が変化する不都
合があるが、本発明に於いては該アノード電極３
の表面側に、厚さが堆積することが予想される絶
縁物質の膜厚よりも十分に厚い例えば厚さ１mmの
絶縁物質製のプレート７を取付け、さらに該アノ
ード電極３からアース５への回路８に該プレート
７の取付けに伴い生ずるキヤパシタンスを打ち消
し該回路８のインピーダンスを０又は適当な値に
調整する可変或いは固定のインダクタンス９を挿
入するようにした。
該プレート７はアノード電極３に堆積する絶縁
物質と同一物質であることが好ましく、たとえば
SiO2が堆積することが予測されればSiO2製のプ
レート７が採用される。該アノード電極３の表面
にプレート７を設けるとその表面にSiO2等の絶
縁物質が膜状に堆積するが、それが堆積してもそ
の膜は該プレート７の厚さよりも十分に薄いので
該プレート７からアース５に至るキヤパシタンス
は殆ど変化することがなく、該回路８のインピー
ダンスをインダクタンス９が０又は適当な値に調
整するのでアノード電極表面側に発生する高周波
電圧を０又は適当な値に調整し維持することが出
来る。
物質と同一物質であることが好ましく、たとえば
SiO2が堆積することが予測されればSiO2製のプ
レート７が採用される。該アノード電極３の表面
にプレート７を設けるとその表面にSiO2等の絶
縁物質が膜状に堆積するが、それが堆積してもそ
の膜は該プレート７の厚さよりも十分に薄いので
該プレート７からアース５に至るキヤパシタンス
は殆ど変化することがなく、該回路８のインピー
ダンスをインダクタンス９が０又は適当な値に調
整するのでアノード電極表面側に発生する高周波
電圧を０又は適当な値に調整し維持することが出
来る。
処理される基板６としてICプロセスに於いて
は例えば第６図示のようにシリコンウエハ６ａ上
がSiO2の絶縁膜６ｂに覆われ、その一部にAl等
の金属部分６ｃが露出したものがあり、これの表
面をスパツタエツチング処理してクリーニング
し、その後第７図示のように金属膜６ｄで覆い、
金属部分６ｃと金属膜６ｄとを良好に電気的コン
タクトさせることが行なわれている。この場合の
スパツタエツチング処理では基板６のSiO2が削
られアノード電極の表面に堆積し、基板６の処理
板数が増えるに従い堆積する厚さが増大する。従
来の装置ではこの堆積する厚さが増大するとアノ
ード電極表面側の高周波電圧が大きくなり、該ア
ノード電極の表面に衝突するイオン量及びそのエ
ネルギーが増大してくるとアノード電極表面に堆
積した絶縁物質がスパツタされ、その一部が基板
６上に飛来し、金属部分６ｃの表面に付着してし
まう。その結果金属部分６ｃとその後形成する金
属膜６ｄとの電気的コンタクトに抵抗を生じ、ト
ラブルの原因となる。
は例えば第６図示のようにシリコンウエハ６ａ上
がSiO2の絶縁膜６ｂに覆われ、その一部にAl等
の金属部分６ｃが露出したものがあり、これの表
面をスパツタエツチング処理してクリーニング
し、その後第７図示のように金属膜６ｄで覆い、
金属部分６ｃと金属膜６ｄとを良好に電気的コン
タクトさせることが行なわれている。この場合の
スパツタエツチング処理では基板６のSiO2が削
られアノード電極の表面に堆積し、基板６の処理
板数が増えるに従い堆積する厚さが増大する。従
来の装置ではこの堆積する厚さが増大するとアノ
ード電極表面側の高周波電圧が大きくなり、該ア
ノード電極の表面に衝突するイオン量及びそのエ
ネルギーが増大してくるとアノード電極表面に堆
積した絶縁物質がスパツタされ、その一部が基板
６上に飛来し、金属部分６ｃの表面に付着してし
まう。その結果金属部分６ｃとその後形成する金
属膜６ｄとの電気的コンタクトに抵抗を生じ、ト
ラブルの原因となる。
従来、このようなトラブルの防止のためには装
置を止め、アノード電極に堆積した絶縁膜を除去
する必要があつたが、本発明の装置ではアノード
電極３の表面にアノード電極に堆積する絶縁膜よ
り十分に厚い絶縁物質のプレート７を設けたので
飛来する絶縁物質の堆積によるインピーダンスの
変化が殆どなくなり、回路８のインダクタンス９
で増加するインピーダンスを打ち消すことが出来
るのでアノード電極３の表面側の高周波電圧をプ
ラズマ中のイオンが該電極３に突入しない程度に
調整出来、インダクタンス９を調整することで均
一なプラズマ放電による処理を長時間に亘り続け
ることが出来る。
置を止め、アノード電極に堆積した絶縁膜を除去
する必要があつたが、本発明の装置ではアノード
電極３の表面にアノード電極に堆積する絶縁膜よ
り十分に厚い絶縁物質のプレート７を設けたので
飛来する絶縁物質の堆積によるインピーダンスの
変化が殆どなくなり、回路８のインダクタンス９
で増加するインピーダンスを打ち消すことが出来
るのでアノード電極３の表面側の高周波電圧をプ
ラズマ中のイオンが該電極３に突入しない程度に
調整出来、インダクタンス９を調整することで均
一なプラズマ放電による処理を長時間に亘り続け
ることが出来る。
（発明の効果）
このように本発明ではアノード電極の表面に、
エツチング中にアノード電極に堆積することが予
想される絶縁物質の膜厚よりも十分に厚い絶縁物
質のプレートを設け、該アノード電極のアースへ
の回路に該回路のインピーダンスを０又は適当な
値に調整するためのインダクタンスを挿入するよ
うにしたので、アノード電極の表面に絶縁物質が
堆積することによる前記した問題点を解消出来、
長時間に亘るスパツタエツチング処理を行なえる
等の効果がある。
エツチング中にアノード電極に堆積することが予
想される絶縁物質の膜厚よりも十分に厚い絶縁物
質のプレートを設け、該アノード電極のアースへ
の回路に該回路のインピーダンスを０又は適当な
値に調整するためのインダクタンスを挿入するよ
うにしたので、アノード電極の表面に絶縁物質が
堆積することによる前記した問題点を解消出来、
長時間に亘るスパツタエツチング処理を行なえる
等の効果がある。
第１図は従来例の説明線図、第２図はカソード
電極の電位の線図、第３図及び第４図はアノード
電極の電位の線図、第５数は本発明の実施例の説
明線図、第６図及び第７図は基板の１例の断面図
である。 １……真空処理室、２，３……電極、４……高
周波電源、５……アース、６……基板、７……プ
レート、８……回路、９……インダクタンス。
電極の電位の線図、第３図及び第４図はアノード
電極の電位の線図、第５数は本発明の実施例の説
明線図、第６図及び第７図は基板の１例の断面図
である。 １……真空処理室、２，３……電極、４……高
周波電源、５……アース、６……基板、７……プ
レート、８……回路、９……インダクタンス。
Claims (1)
- １ 真空処理室内に平板状の電極を互に対向させ
て設置し、その一方を高周波電源に接続してカソ
ード電極とその他方をアースに接続してアノード
電極とに構成し、両電極間にプラズマ放電を発生
させてカソード電極に設けた基板にスパツタエツ
チングを施すようにしたものに於いて、該アノー
ド電極の表面に、エツチング中にアノード電極に
堆積することが予想される絶縁物質の膜厚よりも
十分に厚い絶縁物質のプレートを取付け、さらに
該アノード電極をアースに接続する回路に該回路
のインピーダンスを０又は適当な値に調整するた
めのインダクタンスを直列に挿入したことを特徴
とするスパツタエツチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1349685A JPS61174633A (ja) | 1985-01-29 | 1985-01-29 | スパッタエッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1349685A JPS61174633A (ja) | 1985-01-29 | 1985-01-29 | スパッタエッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174633A JPS61174633A (ja) | 1986-08-06 |
| JPH0531294B2 true JPH0531294B2 (ja) | 1993-05-12 |
Family
ID=11834723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1349685A Granted JPS61174633A (ja) | 1985-01-29 | 1985-01-29 | スパッタエッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174633A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040118344A1 (en) * | 2002-12-20 | 2004-06-24 | Lam Research Corporation | System and method for controlling plasma with an adjustable coupling to ground circuit |
| JP2006101480A (ja) * | 2004-07-12 | 2006-04-13 | Applied Materials Inc | プラズマチャンバーとともに使用する固定インピーダンス変換回路網用の装置および方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687670A (en) * | 1979-12-15 | 1981-07-16 | Anelva Corp | Dry etching apparatus |
| JPS5687667A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Reactive ion etching method |
| JPS57210631A (en) * | 1981-06-19 | 1982-12-24 | Toshiba Corp | Reactive type ion etching method |
| JPS58202531A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 反応性スパツタエツチング装置 |
-
1985
- 1985-01-29 JP JP1349685A patent/JPS61174633A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687670A (en) * | 1979-12-15 | 1981-07-16 | Anelva Corp | Dry etching apparatus |
| JPS5687667A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Reactive ion etching method |
| JPS57210631A (en) * | 1981-06-19 | 1982-12-24 | Toshiba Corp | Reactive type ion etching method |
| JPS58202531A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 反応性スパツタエツチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61174633A (ja) | 1986-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4693805A (en) | Method and apparatus for sputtering a dielectric target or for reactive sputtering | |
| US4874494A (en) | Semiconductor manufacturing apparatus | |
| US6872289B2 (en) | Thin film fabrication method and thin film fabrication apparatus | |
| US20080011425A1 (en) | Plasma Processing Apparatus And Method | |
| JP3429391B2 (ja) | プラズマ処理方法及び装置 | |
| JP3223661B2 (ja) | プラズマ堆積方法 | |
| JPH0531294B2 (ja) | ||
| JPH104085A (ja) | ドライエッチング方法および装置 | |
| JPS59181619A (ja) | 反応性イオンエツチング装置 | |
| EP0995213B1 (en) | Gate electrode formation method | |
| JP3441746B2 (ja) | バイアススパッタ方法およびその装置 | |
| JPH0649936B2 (ja) | バイアススパツタリング装置 | |
| JP2832360B2 (ja) | 薄膜形成装置 | |
| JP2761875B2 (ja) | バイアススパッタリング法による堆積膜形成装置 | |
| JPH06291064A (ja) | プラズマ処理装置 | |
| JP3529308B2 (ja) | スパッタ装置及びスパッタ方法 | |
| JPS61264174A (ja) | 直流バイアススパツタリング法 | |
| JPS621471B2 (ja) | ||
| JP2000256846A (ja) | 直流マグネトロンスパッタ装置 | |
| JPH01111872A (ja) | スパッタリング装置 | |
| JP2669249B2 (ja) | プラズマ処理装置及び該装置のクリーニング方法 | |
| JP3116390B2 (ja) | 半導体処理装置及び半導体処理方法 | |
| JP2744505B2 (ja) | シリコンスパッタリング装置 | |
| JP2980956B2 (ja) | 高周波プラズマｃｖｄ装置 | |
| JPS595731Y2 (ja) | 高周波イオン化プレ−テイング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |