JPS61174633A - スパッタエッチング装置 - Google Patents
スパッタエッチング装置Info
- Publication number
- JPS61174633A JPS61174633A JP1349685A JP1349685A JPS61174633A JP S61174633 A JPS61174633 A JP S61174633A JP 1349685 A JP1349685 A JP 1349685A JP 1349685 A JP1349685 A JP 1349685A JP S61174633 A JPS61174633 A JP S61174633A
- Authority
- JP
- Japan
- Prior art keywords
- anode electrode
- plate
- film
- insulating substance
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はシリコンウェハその他の基板に成膜、エツチン
グ、プラズマＣＶＤ等の処理を施す真空放電処理装置に
関する。
グ、プラズマＣＶＤ等の処理を施す真空放電処理装置に
関する。
（従来の技術）
従来、真空放電処理装置として、第１図示のように、真
空排気された真空処理室ａ内に平板状の電極す、ｃを互
に対向させて設置し、その−、方をインピーダンス整合
回路Ｑを介して高周波型ｌｉｄに接続してカソード電極
とその他方をアースｅに接続してアノード電極とに構成
し、両電極す、ｃｌｉｌにプラズマ放電ｆを発生させ、
例えば電極Ｃに設けた基板りにエツチングを施すように
したものが知られている。
空排気された真空処理室ａ内に平板状の電極す、ｃを互
に対向させて設置し、その−、方をインピーダンス整合
回路Ｑを介して高周波型ｌｉｄに接続してカソード電極
とその他方をアースｅに接続してアノード電極とに構成
し、両電極す、ｃｌｉｌにプラズマ放電ｆを発生させ、
例えば電極Ｃに設けた基板りにエツチングを施すように
したものが知られている。
（発明が解決しようとする問題点）
この第１図示の装置に於いて、高周波電力をカソード電
極に印加すると、高周波電圧は第２図示のようにカソー
ド電極すではマイナス側にバイアスされた状態で大きく
発生し、アノード電極Ｃでは第３図示のように殆どアー
ス電位に近い状態に保たれ、そのためプラズマ中のイオ
ンはカソード電極すへと引き寄せられその表面に衝突す
る。
極に印加すると、高周波電圧は第２図示のようにカソー
ド電極すではマイナス側にバイアスされた状態で大きく
発生し、アノード電極Ｃでは第３図示のように殆どアー
ス電位に近い状態に保たれ、そのためプラズマ中のイオ
ンはカソード電極すへと引き寄せられその表面に衝突す
る。
この場合アノード電極Ｃの表面からアースｅへの回路を
高周波回路的に見れば、該回路はインピーダンス−Ｏ（
抵抗弁Ｒζ０、インダクタンス分しζ０１キャンパシタ
ンス分Ｃ′、ｏｏ）の導体の状態にある。こうした構成
を有する装置に於いて、プラズマ放電に伴いアノード電
極Ｃの表面に絶縁物質が徐々に膜状に堆積することがあ
り、その場合アノード電極表面側にも第４図示のような
高周波電圧が発生し、該電圧は堆積した絶縁膜厚が厚く
なるほど大きくなる。そのため放電状態が変化し、プラ
ズマによって引き起される現象にも変化を生じた例えば
アノード電極側にもイオンが衝突する等の変化が生ずる
。
高周波回路的に見れば、該回路はインピーダンス−Ｏ（
抵抗弁Ｒζ０、インダクタンス分しζ０１キャンパシタ
ンス分Ｃ′、ｏｏ）の導体の状態にある。こうした構成
を有する装置に於いて、プラズマ放電に伴いアノード電
極Ｃの表面に絶縁物質が徐々に膜状に堆積することがあ
り、その場合アノード電極表面側にも第４図示のような
高周波電圧が発生し、該電圧は堆積した絶縁膜厚が厚く
なるほど大きくなる。そのため放電状態が変化し、プラ
ズマによって引き起される現象にも変化を生じた例えば
アノード電極側にもイオンが衝突する等の変化が生ずる
。
アノード電極表面側に高周波電圧が発生する原因は、ア
ノード電極表面に絶縁膜が堆積することにより、その堆
積まえにほぼ無限大であったアノード電極表面からアー
スｅへの回路のキャパシタンス分Ｃが小さくなることに
よる。即ち、絶縁膜厚の厚さＤに対してＣの値は逆比例
の関係にあり、Ｄが増大するに従ってＣは小さくなるが
、このためアノード電極表面側からアースｅまでのイン
ピーダンスはほぼ１／ωＣ（ω＝２πｆ）に従って増加
し、アースｅよりもアノード電極表面側の高周波電圧が
大きくなる結果となる。
ノード電極表面に絶縁膜が堆積することにより、その堆
積まえにほぼ無限大であったアノード電極表面からアー
スｅへの回路のキャパシタンス分Ｃが小さくなることに
よる。即ち、絶縁膜厚の厚さＤに対してＣの値は逆比例
の関係にあり、Ｄが増大するに従ってＣは小さくなるが
、このためアノード電極表面側からアースｅまでのイン
ピーダンスはほぼ１／ωＣ（ω＝２πｆ）に従って増加
し、アースｅよりもアノード電極表面側の高周波電圧が
大きくなる結果となる。
このようにアノード電極側にも高周波電圧が発生しプラ
ズマ放電の状態が変ることは基板の処理状態を好ましい
状態で一定に維持し得ない不都合が生じ、例えば均一処
理を要求されるｔＣ基板の製造プロセスでは好ましくな
い。
ズマ放電の状態が変ることは基板の処理状態を好ましい
状態で一定に維持し得ない不都合が生じ、例えば均一処
理を要求されるｔＣ基板の製造プロセスでは好ましくな
い。
本発明はアノード電極表面に絶縁膜が生成してプラズマ
放電状態が変化することを防止することを目的とするも
のである。
放電状態が変化することを防止することを目的とするも
のである。
（問題点を解決するための手段）
本発明では、真空処理室内に平板状の電極を互に対向さ
せて設置し、その一方を高周波電源に接続してカソード
電極とその他方をアースに接続してアノード電極とに構
成し、両電極間にプラズマ放電を発生さｉＬでそのいず
れか一方の電極に設けた基板に成膜、エツチングその他
の処理を施すようにしたものに於いて、該アノード電極
の表面に絶縁物質のプレートを取付け、さらに該アノー
ド電極をアースに接続する回路にインダクタンスを挿入
するようにした。
せて設置し、その一方を高周波電源に接続してカソード
電極とその他方をアースに接続してアノード電極とに構
成し、両電極間にプラズマ放電を発生さｉＬでそのいず
れか一方の電極に設けた基板に成膜、エツチングその他
の処理を施すようにしたものに於いて、該アノード電極
の表面に絶縁物質のプレートを取付け、さらに該アノー
ド電極をアースに接続する回路にインダクタンスを挿入
するようにした。
（作 用）
カソード電極に高周波電源から電力を通電するとアース
に接続されたアノード電極との間にプラズマ放電が発生
し、例えばカソード電極の表面に設けたシリコン基板の
表面に該プラズマ中のイオンが衝突してこれにエツチン
グの処理が施される。この処理中にアノード電極の表面
に絶縁物例えば５ｉｎ２が膜状に付着するが、該アノー
ド電極の表面に予め例えば５ｉｎ２製の絶縁物質のプレ
ートを取付けしかも該プレートの厚さを該アノード電極
の表面に堆積することが予想される絶縁膜の厚さに比べ
て十分大きな厚味を有するものとしおけば該プレート上
に絶縁物の膜が形成され、その膜厚が大きくなっとも該
アノード電極のキャパシタンスの値は殆ど変化すること
がなく一定に保つことが出来る。
に接続されたアノード電極との間にプラズマ放電が発生
し、例えばカソード電極の表面に設けたシリコン基板の
表面に該プラズマ中のイオンが衝突してこれにエツチン
グの処理が施される。この処理中にアノード電極の表面
に絶縁物例えば５ｉｎ２が膜状に付着するが、該アノー
ド電極の表面に予め例えば５ｉｎ２製の絶縁物質のプレ
ートを取付けしかも該プレートの厚さを該アノード電極
の表面に堆積することが予想される絶縁膜の厚さに比べ
て十分大きな厚味を有するものとしおけば該プレート上
に絶縁物の膜が形成され、その膜厚が大きくなっとも該
アノード電極のキャパシタンスの値は殆ど変化すること
がなく一定に保つことが出来る。
該絶縁物質のプレートをアノード電極の表面に取付けす
ることにより該表面からアースまでの回路に該プレート
によるキヤバタンスが生ずるが、該回路にはそのインピ
ーダンスをＯ又は適当な値に調整するため直列にインダ
クタンスを挿入することにより、該アノード電極表面側
の高周波電圧をＯ又は適当な値に調整し維持することが
出来る。かくてアノード電極のキャパシタンスと該電極
の表面側の高周波電圧を一定となし得るのでプラズマ放
電状態も一定となり、例えばエツチング処理中にアノー
ド電極にイオンが衝突し始める等の不都合を解消出来る
。
ることにより該表面からアースまでの回路に該プレート
によるキヤバタンスが生ずるが、該回路にはそのインピ
ーダンスをＯ又は適当な値に調整するため直列にインダ
クタンスを挿入することにより、該アノード電極表面側
の高周波電圧をＯ又は適当な値に調整し維持することが
出来る。かくてアノード電極のキャパシタンスと該電極
の表面側の高周波電圧を一定となし得るのでプラズマ放
電状態も一定となり、例えばエツチング処理中にアノー
ド電極にイオンが衝突し始める等の不都合を解消出来る
。
（実施例）
本発明の実施例を第５図につき説明する。
仝図に於いて、（１）は真空排気された真空処理室、（
２） （３）は該処理ｖ（１）内に互いに平行に対向し
て設けた平板状の電極でその一方の電極（りをインピー
ダンス整合回路（４ａ）を介して高周波電源（４）に接
続してカソード電極に構成し、他方の電極（３）をアー
ス（５）にして接続アノード電極に構成した。この装置
に於いて高周波型？１ｉ（４）からカソード電極（２）
に電力を投入すると両電極（２） （３）間にプラズマ
放電が発生し、プラズマ中のイオンがカソード電極（２
）に衝突して例えばこれに設けたシリコン基板（６）の
表面をエツチングする。
２） （３）は該処理ｖ（１）内に互いに平行に対向し
て設けた平板状の電極でその一方の電極（りをインピー
ダンス整合回路（４ａ）を介して高周波電源（４）に接
続してカソード電極に構成し、他方の電極（３）をアー
ス（５）にして接続アノード電極に構成した。この装置
に於いて高周波型？１ｉ（４）からカソード電極（２）
に電力を投入すると両電極（２） （３）間にプラズマ
放電が発生し、プラズマ中のイオンがカソード電極（２
）に衝突して例えばこれに設けたシリコン基板（６）の
表面をエツチングする。
以上の構成は従来のものと同様であり、この構成ではア
ノード電極（３）にＳｉＯ□等の絶縁物質の膜が形成さ
れるとプラズマ放電の状態が変化する不都合があるが、
本発明に於いては該アノード電極（３）の表面側に、厚
さが堆積することが予想される絶縁物質の膜厚よりも十
分に厚い絶縁物質製のプレート（７）を取付け、さらに
該アノード電極（３）からアース（５）への回路（８）
に該プレート（７］の取付けに伴い生ずるキャパシタン
スを打ち消し該回路（８）のインピーダンスを０又は適
動値に調整する可変成は固定のインダクタンス（９）を
挿入するようにした。
ノード電極（３）にＳｉＯ□等の絶縁物質の膜が形成さ
れるとプラズマ放電の状態が変化する不都合があるが、
本発明に於いては該アノード電極（３）の表面側に、厚
さが堆積することが予想される絶縁物質の膜厚よりも十
分に厚い絶縁物質製のプレート（７）を取付け、さらに
該アノード電極（３）からアース（５）への回路（８）
に該プレート（７］の取付けに伴い生ずるキャパシタン
スを打ち消し該回路（８）のインピーダンスを０又は適
動値に調整する可変成は固定のインダクタンス（９）を
挿入するようにした。
該プレート（７）はアノード電極（３）に堆積する絶縁
物質と同一物質であることが好ましく、たとえばＳｉＯ
□が堆積することが予測されれば５ｉｎ２製のプレート
（７）が採用される。該アノード電極（３）の表面にプ
レート（７）を設けると゛その表面に５ｉ０２等の絶縁
物質が膜状に堆積するが、それが堆積しても該プレート
（７）からアース（５）に至るキャパシタンスは殆ど変
化することがなく、該回路（８）のインピーダンスをイ
ンダクタンス（９）が０又は適当な値に調整するのでア
ノード電極表面側に発生する高周波電圧をＯ又は適当な
値に調整し維持することが出来る。処理される基板（６
）としてＩＣブＯセスに於いては例えば第６図示のよう
にシリコンウェハ（６ａ）上が５ｉｎ２の絶縁膜（６ｂ
）に覆われ、その一部にＡＩ等の金属部分（６Ｃ）が露
出したものがあり、これの表面をスパッタエツチング処
理してクリーニングし、その後第７図示のように金ＢＩ
Ｉ（６ｄ）で覆い、金属部分（６Ｃ）と金属膜（６ｄ）
とを良好に電気的コンタクトさせることが行なわれてい
る。この場合のスパッタエツチング処理では基板（６）
の５ｉｎ２が削られアノード電極の表面に堆積し、基板
（６）の処理板数が増えるに従い堆積する厚さが増大す
る。従来の装置ではこの堆積する厚さが増大するとアノ
ード電極表面側の高周波電圧が大きくなり、該アノード
電極の表面に衝突するイオン量及びそのエネルギが増大
してくるアノード電極表面に堆積した絶縁物質がスパッ
タされ、その一部が基板（６）上に飛来し、金属部分（
６Ｃ）の表面に付着してしまう。その結果金属部分（６
Ｃ）とその後形成する金属膜（６ｄ）との電気的コンタ
クトに抵抗を生じ、トラブルの原因となる。
物質と同一物質であることが好ましく、たとえばＳｉＯ
□が堆積することが予測されれば５ｉｎ２製のプレート
（７）が採用される。該アノード電極（３）の表面にプ
レート（７）を設けると゛その表面に５ｉ０２等の絶縁
物質が膜状に堆積するが、それが堆積しても該プレート
（７）からアース（５）に至るキャパシタンスは殆ど変
化することがなく、該回路（８）のインピーダンスをイ
ンダクタンス（９）が０又は適当な値に調整するのでア
ノード電極表面側に発生する高周波電圧をＯ又は適当な
値に調整し維持することが出来る。処理される基板（６
）としてＩＣブＯセスに於いては例えば第６図示のよう
にシリコンウェハ（６ａ）上が５ｉｎ２の絶縁膜（６ｂ
）に覆われ、その一部にＡＩ等の金属部分（６Ｃ）が露
出したものがあり、これの表面をスパッタエツチング処
理してクリーニングし、その後第７図示のように金ＢＩ
Ｉ（６ｄ）で覆い、金属部分（６Ｃ）と金属膜（６ｄ）
とを良好に電気的コンタクトさせることが行なわれてい
る。この場合のスパッタエツチング処理では基板（６）
の５ｉｎ２が削られアノード電極の表面に堆積し、基板
（６）の処理板数が増えるに従い堆積する厚さが増大す
る。従来の装置ではこの堆積する厚さが増大するとアノ
ード電極表面側の高周波電圧が大きくなり、該アノード
電極の表面に衝突するイオン量及びそのエネルギが増大
してくるアノード電極表面に堆積した絶縁物質がスパッ
タされ、その一部が基板（６）上に飛来し、金属部分（
６Ｃ）の表面に付着してしまう。その結果金属部分（６
Ｃ）とその後形成する金属膜（６ｄ）との電気的コンタ
クトに抵抗を生じ、トラブルの原因となる。
従来、このようなトラブルの防止のためには装置を止め
、アノード電極に堆積した絶縁膜を除去する必要があっ
たが、本発明の装置ではアノード電極（３）の表面に絶
縁物質のプレート（７）を設けたので飛来する絶縁物質
の堆積によるインピーダンスの変化が殆どなくなり、回
路（８）のインダクタンス（９）で増加するインピーダ
ンスを打ち消すことが出来るのでアノード電極（３）の
表面側の高周波電圧をプラズマ中のイオンが該電極（３
）に突入しない程度に調整出来、インダクタンス（９）
を調整することで均一なプラズマ放電による処理を長時
間に亘り続けることが出来る。
、アノード電極に堆積した絶縁膜を除去する必要があっ
たが、本発明の装置ではアノード電極（３）の表面に絶
縁物質のプレート（７）を設けたので飛来する絶縁物質
の堆積によるインピーダンスの変化が殆どなくなり、回
路（８）のインダクタンス（９）で増加するインピーダ
ンスを打ち消すことが出来るのでアノード電極（３）の
表面側の高周波電圧をプラズマ中のイオンが該電極（３
）に突入しない程度に調整出来、インダクタンス（９）
を調整することで均一なプラズマ放電による処理を長時
間に亘り続けることが出来る。
（発明の効果）
このように本発明ではアノード電極の表面に絶縁物質の
プレートを設け、該アノード電極のアースへの回路にイ
ンダクタンスを挿入するようにしたのでアノード電極の
表面に絶縁物質が堆積することによる不都合を解消出来
、長時間に亘る真空放電処理を行なえる等の効果がある
。
プレートを設け、該アノード電極のアースへの回路にイ
ンダクタンスを挿入するようにしたのでアノード電極の
表面に絶縁物質が堆積することによる不都合を解消出来
、長時間に亘る真空放電処理を行なえる等の効果がある
。
第１図は従来例の説明線図、第２図はカソード電極の電
位の線図、第３図及び第４図はアノード電極の電位の絵
図、第５図は本発明の詳細な説明線図、第６図及び第７
図は基板の１例の断面図である。 （１）・・・真空処理室 （ゐ（３）・・・電極 （４）・・・高周波電源 （５）・・・アース （６）・・・基板 （７）・・・プレート （８）・・・回路 （９）・・・インダクタンス 外２名
位の線図、第３図及び第４図はアノード電極の電位の絵
図、第５図は本発明の詳細な説明線図、第６図及び第７
図は基板の１例の断面図である。 （１）・・・真空処理室 （ゐ（３）・・・電極 （４）・・・高周波電源 （５）・・・アース （６）・・・基板 （７）・・・プレート （８）・・・回路 （９）・・・インダクタンス 外２名
Claims (1)
- 真空処理室内に平板状の電極を互に対向させて設置し、
その一方を高周波電源に接続してカソード電極とその他
方をアースに接続してアノード電極とに構成し、両電極
間にプラズマ放電を発生させてそのいずれか一方の電極
に設けた基板に成膜、エッチングその他の処理を施すよ
うにしたものに於いて、該アノード電極の表面に絶縁物
質のプレートを取付け、さらに該アノード電極をアース
に接続する回路にインダクタンスを挿入したことを特徴
とする真空放電処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1349685A JPS61174633A (ja) | 1985-01-29 | 1985-01-29 | スパッタエッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1349685A JPS61174633A (ja) | 1985-01-29 | 1985-01-29 | スパッタエッチング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174633A true JPS61174633A (ja) | 1986-08-06 |
| JPH0531294B2 JPH0531294B2 (ja) | 1993-05-12 |
Family
ID=11834723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1349685A Granted JPS61174633A (ja) | 1985-01-29 | 1985-01-29 | スパッタエッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174633A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059716A1 (en) * | 2002-12-20 | 2004-07-15 | Lam Research Corporation | A system and method for controlling plasma with an adjustable coupling to ground circuit |
| CN100426941C (zh) * | 2004-07-12 | 2008-10-15 | 应用材料股份有限公司 | 低电感等离子室的设备、制造方法、及与之一起使用的装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687667A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Reactive ion etching method |
| JPS5687670A (en) * | 1979-12-15 | 1981-07-16 | Anelva Corp | Dry etching apparatus |
| JPS57210631A (en) * | 1981-06-19 | 1982-12-24 | Toshiba Corp | Reactive type ion etching method |
| JPS58202531A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 反応性スパツタエツチング装置 |
-
1985
- 1985-01-29 JP JP1349685A patent/JPS61174633A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687670A (en) * | 1979-12-15 | 1981-07-16 | Anelva Corp | Dry etching apparatus |
| JPS5687667A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Reactive ion etching method |
| JPS57210631A (en) * | 1981-06-19 | 1982-12-24 | Toshiba Corp | Reactive type ion etching method |
| JPS58202531A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 反応性スパツタエツチング装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059716A1 (en) * | 2002-12-20 | 2004-07-15 | Lam Research Corporation | A system and method for controlling plasma with an adjustable coupling to ground circuit |
| JP2006511059A (ja) * | 2002-12-20 | 2006-03-30 | ラム リサーチ コーポレーション | 半導体チャンバ、及びプラズマ処理チャンバ内のプラズマの制御方法 |
| CN100380606C (zh) * | 2002-12-20 | 2008-04-09 | 朗姆研究公司 | 等离子体处理系统 |
| US8518211B2 (en) | 2002-12-20 | 2013-08-27 | Lam Research Corporation | System and method for controlling plasma with an adjustable coupling to ground circuit |
| CN100426941C (zh) * | 2004-07-12 | 2008-10-15 | 应用材料股份有限公司 | 低电感等离子室的设备、制造方法、及与之一起使用的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531294B2 (ja) | 1993-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6872289B2 (en) | Thin film fabrication method and thin film fabrication apparatus | |
| US5431799A (en) | Collimation hardware with RF bias rings to enhance sputter and/or substrate cavity ion generation efficiency | |
| KR100436950B1 (ko) | 저압 스퍼터링 방법 및 장치 | |
| JP4852189B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP3603024B2 (ja) | イオン化物理蒸着方法およびその装置 | |
| US5585012A (en) | Self-cleaning polymer-free top electrode for parallel electrode etch operation | |
| JP3429391B2 (ja) | プラズマ処理方法及び装置 | |
| KR100733992B1 (ko) | 바이폴라 ｅｓｃ 시스템의 동적 플라즈마 처리를 위한 방법및 장치 | |
| JP2002500413A (ja) | 電力供給された非磁性金属部材をプラズマａｃ励起源とプラズマの間に含むプラズマ装置 | |
| US3479269A (en) | Method for sputter etching using a high frequency negative pulse train | |
| CN111354672B (zh) | 静电卡盘及等离子体加工装置 | |
| JPH11251303A (ja) | プラズマ処理装置 | |
| JP2000311890A (ja) | プラズマエッチング方法および装置 | |
| KR20050058464A (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| JP3223661B2 (ja) | プラズマ堆積方法 | |
| JPS61174633A (ja) | スパッタエッチング装置 | |
| JP2011238747A (ja) | プラズマｃｖｄ成膜装置および高周波電圧の印加方法 | |
| JP4666817B2 (ja) | 高誘電体のエッチング装置 | |
| JPH0649936B2 (ja) | バイアススパツタリング装置 | |
| JP2750430B2 (ja) | プラズマ制御方法 | |
| JPH0758083A (ja) | 半導体製造装置 | |
| JPS61284918A (ja) | プラズマ化学気相成長装置 | |
| JP2669249B2 (ja) | プラズマ処理装置及び該装置のクリーニング方法 | |
| JP2000256846A (ja) | 直流マグネトロンスパッタ装置 | |
| JP2002050618A (ja) | プラズマを用いて基板を処理するための装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |