JP2011238747A - プラズマcvd成膜装置および高周波電圧の印加方法 - Google Patents
プラズマcvd成膜装置および高周波電圧の印加方法 Download PDFInfo
- Publication number
- JP2011238747A JP2011238747A JP2010108295A JP2010108295A JP2011238747A JP 2011238747 A JP2011238747 A JP 2011238747A JP 2010108295 A JP2010108295 A JP 2010108295A JP 2010108295 A JP2010108295 A JP 2010108295A JP 2011238747 A JP2011238747 A JP 2011238747A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- electrode
- frequency electrode
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Chemical Vapour Deposition (AREA)
- Photovoltaic Devices (AREA)
- Plasma Technology (AREA)
Abstract
【課題】プラズマCVD成膜装置において、膜の膜特性や成膜速度の向上と、クリーニングによる損傷の低減との両有用性を選択自在に取得する。
【解決手段】真空チャンバ10を有するプラズマCVD成膜装置1において、真空チャンバ10内において平行して対向配置される高周波電極5および対向電極6を有する平行平板電極と、高周波電極5に高周波電圧を印加する高周波電源2と、高周波電源2と高周波電極5との間に直列接続されるブロッキングコンデンサC2を含むマッチングボックス3と、マッチングボックス3と高周波電極5との間に、平行平板電極に並列接続する低周波フィルタ回路7を備える。低周波フィルタ回路7は、高周波電源側からマッチングボックスを介して高周波電極に印加される高周波電力について、高周波電極と接地点との直流的な接続関係を可変として、高周波電極の直流電圧を調整する。
【選択図】図1
【解決手段】真空チャンバ10を有するプラズマCVD成膜装置1において、真空チャンバ10内において平行して対向配置される高周波電極5および対向電極6を有する平行平板電極と、高周波電極5に高周波電圧を印加する高周波電源2と、高周波電源2と高周波電極5との間に直列接続されるブロッキングコンデンサC2を含むマッチングボックス3と、マッチングボックス3と高周波電極5との間に、平行平板電極に並列接続する低周波フィルタ回路7を備える。低周波フィルタ回路7は、高周波電源側からマッチングボックスを介して高周波電極に印加される高周波電力について、高周波電極と接地点との直流的な接続関係を可変として、高周波電極の直流電圧を調整する。
【選択図】図1
Description
本発明は、プラズマCVDによって半導体素子上に成膜するプラズマCVD成膜装置、およびプラズマCVD成膜装置の高周波電極への高周波電圧の印加方法に関する。
基板上に成膜を行って薄膜等を製造する成膜装置が知られている。このような成膜装置として、プラズマCVD装置があり、太陽電池用薄膜、感光ドラム、液晶ディスプレイ等に用いられるTFTアレイ等の種々の半導体製造に使用されている。
太陽電池は、一般にn型シリコンとp型シリコンの積層構成の半導体で構成され、この半導体に光が当たると光電効果により電気が発生する。例えば、n型シリコンとp型シリコンの積層構成は、p型のシリコンウェーハの表面にリンを拡散し、表面濃度1E18(=1×1018)〜1E22(=1×1022)のn層を形成する。太陽電池は、太陽光を効率よく吸収するために、通常、太陽電池の受光面を反射防止膜で被覆している。
従来、この種の反射防止膜として、PVD法及び蒸着法によって作成する方法、スピンオン法,スプレー法,ディップ法で塗布し堆積させた後、熱処理によって作成する方法の他、プラズマCVD法により、水素を含有する窒化シリコン膜を太陽電池の受光面に形成する技術が知られている(特許文献1)。
プラズマCVD法では、平行平板プラズマCVDによって、半導体基板を例えば350℃〜550℃で加熱して反射防止膜用の窒化シリコン膜(SiNx)を形成している。窒化シリコン膜は屈折率1.8〜3.0、膜厚50nm〜150nmの範囲で形成されることが多い。また、上記反射防止膜はシリコン表面に形成され、シリコン表面のシリコン原子のダングリングボンド(未結合手)を終端する機能もあるため、パッシベーション膜としての効果もある。太陽電池には、パッシベーション効果が有効な窒化シリコン膜が反射防止膜としてよく使われている。
図13はプラズマCVD成膜装置の回路構成の概略図を示している。一般的なプラズマCVD成膜装置101は、真空チャンバ(図示していない)と放電用の平行平板電極(105,106)と放電用ガス供給機構(図示していない)と、ガス排気機構(図示していない)と数十kHz〜数十MHzの高周波電源102とマッチングボックス103により構成される。ガス供給機構(図示していない)は流量調整計(図示していない)を備え、真空チャンバ内に一定量の反応ガスを供給し、ガス排気機構(図示していない)はガス調圧弁(図示していない)を備え、真空チャンバ(図示していない)内を排気してチャンバ内圧力を一定に保つ。
平行平板電極104は、高周波電極105と対向電極106とが平行に対向させて配置することで構成される。反応ガスの供給時において、高周波電源に高周波電圧を印加すると、平行平板電極の電極間に放電が発生し、この放電によって反応ガスはプラズマ状態となる。この高周波電極(電力電極)105と対向電極(接地電極)106の間に発生するプラズマ放電は、高周波電源102およびマッチングボックス103に対してプラズマ放電負荷を形成する。
平行平板電極の一方の電極、例えば対向電極(接地電極)106上に基板を載置し、プラズマ中の励起種をこの基板表面に反応させることによって、基板上に薄膜が形成される。薄膜として窒化シリコン薄膜を形成する場合には、反応ガスとして、モノシラン、アンモニア、窒素、水素、アルゴン、ヘリウム等のガスが使用される。
プラズマ放電負荷は、真空チャンバ内に導入するガス流量や真空チャンバの圧力、真空チャンバの汚れ等によって動的に変動する。マッチングボックス103は、この変動するプラズマ放電負荷に対して、可変キャパシタVCや可変インダクタVLの値を調整することによってインピーダンスマッチングを行って反射電力が零ワットとなるように制御し、一定の電力をプラズマ放電負荷に供給して安定したプラズマ放電を可能とする。一般的なマッチングボックス103には、平行平板電極104と高周波電源102との間にブロッキングコンデンサと呼ばれるコンデンサC1が挿入される。
このブロッキングコンデンサは、半導体のエッチングや成膜プロセスにおいてイオン衝突による損傷を緩和するために設けられる。容量結合放電の回路に直列にブロッキングコンデンサを接続すると直流電流が遮断され、高周波電極(電力電極)に自己バイアスと呼ばれる負の直流電圧VDC(<0)が現れる。自己バイアス電圧が発生するとプラズマの電位は0とV0+VDCの間で変動し、自己バイアス電圧がない場合の電位の振れ幅である0とV0に比べて低く抑えられる。これによって、対向電極(接地電極)に入射するイオンのエネルギーが下がる。
一方、プラズマCVD成膜装置において、成膜を繰り返すと、基板上に薄膜が成膜される他に、平行平板電極や真空チャンバの壁面に窒化シリコン薄膜が堆積する。この堆積物が一定量を超えると、窒化シリコン薄膜の応力によって、堆積した窒化シリコン薄膜が剥離する。剥離した窒化シリコン薄膜が基板上に付着すると、半導体デバイスの性能を劣化させるパーティクルとなる。そのため、成膜を複数回繰り返すたびに、平行平板電極や真空チャンバの壁面に堆積した窒化シリコン薄膜を除去する必要がある。
平行平板電極や真空チャンバの壁面に付着したパーティクルを除去する方法として、ブラシ等を使用した手動によってクリーニングを行う方法の他に、プラズマクリーニングによる方法がある。
プラズマクリーニングは、CF4やNF3等のエッチングガスを導入した状態で放電を起こしてプラズマ状態とし、プラズマの励起種の堆積により形成された窒化シリコン薄膜と反応させて分解し、化学的に窒化シリコン薄膜を除去する方法である。
プラズマCVD成膜装置において、膜の膜特性や成膜速度、あるいはクリーニングによる損傷は高周波電極の直流電圧VDCに依存することが知られている。
例えば、パッシベーション膜のパッシベーション効果は、直流電圧VDCが0Vに近いほど良好となり、成膜後の基板のキャリアライフタイムが長くなる。図12は高周波電極の直流電圧VDCと成膜後の基板のキャリアライフタイムの関係を模式的に示している。図12中の異なる条件で形成された複数の基板の各パッシベーション効果を示している。この関係によれば、高周波電極の直流電圧VDC(図中の横軸)が0Vに近いほどキャリアライフタイムは長く、直流電圧VDCの負電圧が大きいほどキャリアライフタイムは短くなる特性を示している。
反射防止膜の成膜速度は、高周波電極の直流電圧VDCが0Vに近いほど遅くなり、直流電圧VDCの負電圧が大きいほど速くなる特性を示す。
上記した膜特性の他、クリーニング処理時に生じる電極へのダメージも、高周波電極(カソード電極)の直流電圧VDCによって左右される。例えば、クリーニング処理時において高周波電極に負の自己バイアスがかかると、高周波電極の直流電圧VDCが0Vである場合と比較して、高周波電極に印加される正の高周波電圧が小さくなるため、高周波電極(カソード電極)に衝突するイオンのエネルギーが小さくなりダメージが緩和される。
一方、クリーニング処理時において高周波電極(カソード電極)の直流電圧VDCを0Vとした場合には、高周波電極の直流電圧VDCが負に印加される場合と比較して、対向電極(接地電極:アノード電極)に衝突するイオンのエネルギーが小さくなりダメージが緩和される。
上記の直流電圧VDCによるプラズマCVD成膜における有用性は以下の表で表される。
上記した表で示すように、プラズマCVD成膜装置においては、膜の膜特性や成膜速度向上の有用性とクリーニングによる損傷の緩和の有用性は、高周波電極の直流電圧VDCについて互いに逆の関係を示している。例えば、パッシベーション効果を向上させ、クリーニングによる対向電極(接地電極:アノード電極)に対する損傷を緩和させるには、直流電圧VDCが0Vに近いことが望ましいのに対して、反射膜の成膜速度を向上させ、クリーニングによる高周波電極(カソード電極)に対する損傷を緩和させるには、直流電圧VDCは負電圧であることが望ましく、パッシベーション膜の特性とクリーニングによる対向電極の損傷の緩和、および反射膜の特性とクリーニングによる高周波電極の損傷の緩和は、いずれも高周波電極の直流電圧VDCについて互いに逆の関係にある。
したがって、従来のプラズマCVD成膜装置は、膜の膜特性や成膜速度の有用性とクリーニングによる電極の損傷の緩和の有用性において、高周波電極の直流電圧VDCについて互いに逆の関係を有しているため、膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減とを共に解決することが困難であるという課題を有している。
そこで、本発明は上記課題を解決して、高周波電極の直流電圧VDCについて互いに逆の関係を有する有用性を一つのプラズマCVD成膜装置で実現することを目的とする。
また、プラズマCVD成膜装置において、膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減との両有用性を選択自在に取得することを目的とする。
本発明は、高周波電極の直流電圧VDCを調整することによって、高周波電極の直流電圧VDCについて互いに逆の関係を有する有用性を一つのプラズマCVD成膜装置で実現し、一つ膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減との両有用性を選択自在に取得する。
本発明はプラズマCVD成膜装置の態様と、プラズマCVD成膜装置の高周波電圧の印加方法の態様と含み、高周波電極と接地点との間の直流的な接続関係を可変とすることによって、高周波電極における直流電圧分の低減調整を行い、これによって、膜の膜特性や成膜速度の向上に適した高周波電極の直流電圧、あるいは電極のクリーニングによる損傷が少ない高周波電極の直流電圧に調整する。
本発明のプラズマCVD成膜装置の態様は、真空チャンバを有するプラズマCVD成膜装置において、真空チャンバ内において平行して対向配置される高周波電極および対向電極を有する平行平板電極と、高周波電極に高周波電圧を印加する高周波電源と、高周波電源と高周波電極との間に直列接続されるブロッキングコンデンサを含むマッチングボックスと、マッチングボックスと高周波電極との間に、平行平板電極に並列接続する低周波フィルタ回路を備える。
本発明の低周波フィルタ回路は、高周波電源側からマッチングボックスを介して高周波電極に印加される高周波電力について、高周波電極と接地点との直流的な接続関係を可変として、高周波電極の直流電圧を調整する。
低周波フィルタ回路は、高周波電極と接地点との直流的な接続関係を変え、絶縁状態を低減することによって高周波電極の直流電圧分を低減させる。このとき、低周波フィルタ回路は、フィルタ特性を変えることによって高周波電極の直流電圧分の低減を調整する。例えば、高周波電極の直流電圧分の低減を大きくすることによって、高周波電極の直流電圧VDCを0Vに近づける。これによって、大きなパッシベーション効果を得ることができる。
一方、高周波電極には、平行平板電極間のプラズマ放電による自己バイアスによって負の直流電圧分が形成される。低周波フィルタ回路による高周波電極の直流電圧分の低減の程度を小さくした場合には、高周波電極の直流電圧VDCを自己バイアスによる負電圧に近づけることができる。これによって、反射膜の成膜速度を高め、高周波電極(カソード電極)のクリーニングによる損傷を小さく抑えることができる。
また、高周波電極の直流電圧分の低減の程度を調整して、高周波電極の直流電圧VDCを0Vと自己バイアスによる負電圧との間の電圧に設定し、設定電圧に応じたパッシベーション効果と、反射膜の成膜速度および電極(高周波電極(カソード電極)、対向電極(接地電極:アノード電極))のクリーニングによる損傷の低減との各効果を得ることができる。
低周波フィルタ回路は、周知の回路構成を適用して構成することができる。低周波フィルタ回路の一つの回路構成例として、スイッチ素子とインダクタンス素子との直列回路により構成することができる。この回路構成では、スイッチ素子を閉じてインダクタンス素子を介して高周波電極を接地することによって直流的に短絡させ、高周波電極の直流電圧VDCの負の直流電圧分を低減し、0Vあるいは0Vに近い電圧に近づける。
他方、スイッチ素子を開いてインダクタンス素子を高周波電極から分離することによって直流的に絶縁させ、高周波電極の直流電圧VDCの負の直流電圧分が0Vに向かって上昇することを抑制し、高周波電極の直流電圧VDCを負の直流電圧に維持し、あるいは負の直流電圧に近い値とする。
低周波フィルタ回路の別の回路構成例として、低周波フィルタ回路を可変インピーダンス回路により構成することができる。この回路構成では、可変インピーダンス回路のインダクタンス成分を小さくすることによって直流的な短絡状態に近づけ、高周波電極の直流電圧VDCを負の直流電圧から上昇させて0Vに近づける。
他方、可変インピーダンス回路のインダクタンス成分を大きくすることによって直流的な絶縁状態に近づけ、高周波電極の直流電圧VDCの負の直流電圧が0Vに向かう上昇を抑え、高周波電極の直流電圧VDCを負の直流電圧に維持し、あるいは負の直流電圧に近い値とする。可変インピーダンス回路は、例えば可変コイルによって構成することができる。
本発明の高周波電圧の印加方法の態様は、真空チャンバを有するプラズマCVD成膜装置の高周波電極に高周波電圧を印加する方法であり、平行平板電極間のプラズマ放電による自己バイアスによって高周波電極に形成される負の直流電圧分に対して、高周波電極と接地点との間の直流的な接続関係を可変とすることによって、直流電圧分を調整した高周波電圧を高周波電極に印加する。
プラズマCVD成膜装置によるパッシベーション膜の成膜時には、高周波電極と接地点との間を直流的に短絡した状態として、高周波電極における直流電圧分を0電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加する。直流電圧分を含まない高周波電圧を高周波電極に印加することによって、パッシベーション効果を高めることができる。
他方、プラズマCVD成膜装置による反射防止膜の成膜時又は高周波電極(カソード電極)のクリーニング時には、高周波電極と接地点との間を直流的に絶縁状態として、高周波電極における直流電圧分を負の直流電圧分とし、この負の直流電圧分を含む高周波電圧を高周波電極に印加する。負の直流電圧分を含む高周波電圧を高周波電極に印加することによって、反射防止膜の成膜速度を高めることができ、又は高周波電極(カソード電極)のクリーニングによる損傷を小さくすることができる。
また、高周波電圧の印加方法の態様において、平行平板電極に対してインダクタンス分を断続自在に並列接続し、インダクタンス分を断続することによって、高周波電極と接地点との間の直流的な接続状態を可変とする。
例えば、インダクタンス分を接続することによって高周波電極と接地点との間を直流的に短絡して、高周波電極における直流電圧分を0電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加する。他方、インダクタンス分を切り離すことによって、高周波電極と接地点との間を直流的に絶縁して、高周波電極における直流電圧分を負の直流電圧分とし、この負の直流電圧分を含む高周波電圧を高周波電極に印加する。
なお、電源との接続方式において、カソードカップリングとアノードカップリングとのいずれかを選択するプラズマ処理装置において、高周波電源が接続される電極にチョークコイルをスイッチを介して接続し、接地される電極にリアクタンス可変回路と共にチョークコイルをスイッチを介して接続し、これらスイッチを切り替える構成としてカソードカップリングによる電力供給とアノードカップリングによる電力供給とを切り替える構成が知られている。カソードカップリングでは、基板が搭載された電極の電位を負とし電源側の電位を0とし、他方、アノードカップリングでは、基板が搭載された電極の電位を0とし電源側の電位を負として、電力供給を行う(特許文献2参照)。
上記文献が備えるチョークコイルとスイッチは、カソードカップリングとアノードカップリングとの切り替えを行うための構成であり、本願発明のように例えば、アノードカップリングにおいて、高周波電極における電位を調整する点は開示されていない。
本発明によれば、高周波電極の直流電圧VDCについて互いに逆の関係を有する有用性を、一つのプラズマCVD成膜装置で実現することができる。
本発明によれば、プラズマCVD成膜装置において、膜の膜特性や成膜速度の向上と、クリーニングによる電極の損傷の低減との両有用性を選択自在に取得することができる。
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
図1は本発明のプラズマCVD成膜装置の概略構成を説明するための図である。図1に示す構成は一般的なプラズマCVD成膜装置とほぼ同様の構成とすることができ、本発明のプラズマCVD成膜装置は、これらの構成に加えて低周波フィルタ回路7および低周波フィルタ調整部8を備える。
プラズマCVD成膜装置1は、成膜室を構成する真空チャンバ10を備え、この真空チャンバ10内には、平行平板電極4と、真空チャンバ10内に反応ガスあるいはクリーニング用のエッチングガスを供給するガス供給部11と、真空チャンバ10からガスを排気するガス排気部12と、平行平板電極4を構成する高周波電極5に高周波電力を印加するための10kHz〜100MHzの高周波電源2およびマッチングボックス3を備える。平行平板電極4は、高周波電極5と平行に対向して配置される対向電極6を有し、高周波電極5はマッチングボックス3および低周波フィルタ回路7を通して高周波電力が供給され、対向電極6は接地される。
半導体基板(図示していない)に成膜を形成する場合には、対向電極6上に半導体基板(図示していない)を配置し、平行平板電極4間で発生させたプラズマ(表面波プラズマ)によって半導体基板の半導体表面に薄膜を成膜する。
ガス供給部11は流量調節計(図示していない)を備え、真空チャンバ10内に供給する反応ガスあるいはクリーニング用のエッチングガスの導入流量を調節する。ガス排気部12はガス調圧弁(図示していない)を備え、真空チャンバ10内を排気して真空チャンバ10内の圧力を調圧する。
平行平板電極4は、高周波電極5と対向電極6とを所定の距離を開けて平行に対向配置することで構成される。高周波電源2から高周波電極5に高周波電力を印加すると、平行平板電極4間に放電が発生する。放電が生じている平行平板電極4間に反応ガスを供給すると、供給された反応ガスは放電によってプラズマ状態となる。プラズマで生成された励起種は、対向電極6上に配置した半導体基板(図示していない)の半導体表面上に薄膜を形成する。
窒化シリコン薄膜の形成には、反応ガスとして、モノシラン、アンモニア、窒素、水素、アルゴン、ヘリウム等のガスを使用することができる。
一方、真空チャンバ内をプラズマクリーニングする場合には、高周波電源2から高周波電極5に高周波電力を印加して、平行平板電極4間に放電が発生させ、放電が生じている平行平板電極4間にクリーニング用のエッチングガスを供給する。供給されたエッチングガスは放電によってプラズマ状態となる。プラズマで生成されたラジカルは、平行平板電極4、真空チャンバ10の内壁、真空チャンバ10内に設けられた部材に堆積した窒化シリコン薄膜等の薄膜を除去する。プラズマプラズマに用いるエッチングガスは、例えば、CF4やNF3を用いることができる。
マッチングボックス3は、高周波電源2と高周波電極5との間のインピーダンスを整合して、高周波電極5側から高周波電源2側に向かう反射波を抑制して、高周波電極5側への高周波電力の供給効率を高める。
マッチングボックス3は、インピーダンスマッチングを行う構成として、並列接続したコンデンサC1および可変コンデンサVCと、直列接続した可変インダクタンスVLとを備える他、直列接続するブロッキングコンデンサC2を備える。ブロッキングコンデンサC2は、平行平板電極4の放電プラズマによって発生した電子を蓄積し、高周波電極5に負の直流電圧を形成する。この負の直流電圧分は自己バイアス電圧と呼ばれる。
低周波フィルタ回路7は、高周波電極5と接地点との間を直流的に接続して高周波電極5の直流電圧分を調整し、この直流電圧分を調整した高周波電力を高周波電極5に供給する回路であり、平行平板電極4と並列接続される。低周波フィルタ回路7は高周波電極5に自己バイアスで形成された負の直流電圧を低減して0Vに近づける。高周波電極5と接地点との間を直流的に短絡させ、負の直流電圧分を最も低減させた場合には、高周波電極5の電圧は0Vとなり、高周波電極5には直流電圧分が0Vの高周波電力が供給される。
本発明の低周波フィルタ回路7は直流電圧分を調整自在とし、高周波電極の電圧を0Vと負の直流電圧との何れかの電圧に切り替えて設定する他、高周波電極の電圧を0Vと負の直流電圧との間の電圧に設定し、成膜した膜特性や成膜速度の向上と、電極のクリーニングによる損傷の低減の互いに逆の関係で変化する効果を選択ないし調整する。
低周波フィルタ回路7の直流電圧分の調整は、低周波フィルタ調整部8からの指令信号によって行うことができる。低周波フィルタ調整部8は、プラズマCVD成膜装置1が備える制御部(図示していない)内に設ける構成とする他に、制御部と別に設ける構成としてもよい。低周波フィルタ調整部8を制御部と別に設ける構成では、低周波フィルタ調整部8は制御部によって制御することができる。
また、対向電極6を保持するステージ(図示していない)を設ける構成とする他、このステージにステージヒータを設けて、成膜対象である半導体基板を加熱してもよい。
[低周波フィルタ回路の実施例]
以下、本発明のプラズマCVD成膜装置の低周波フィルタ回路の実施例について説明する。低周波フィルタ回路の第1の実施例を図2〜図4を用いて説明し、低周波フィルタ回路の第2の実施例を図5〜図7を用いて説明する。
以下、本発明のプラズマCVD成膜装置の低周波フィルタ回路の実施例について説明する。低周波フィルタ回路の第1の実施例を図2〜図4を用いて説明し、低周波フィルタ回路の第2の実施例を図5〜図7を用いて説明する。
[第1の実施例]
はじめに、低周波フィルタ回路の第1の実施例について説明する。図2はプラズマCVD成膜装置の高周波電極に高周波電圧を印加する回路構成を示し、低周波フィルタ回路7の一構成例を示している。また、図3は高周波電極の電圧を説明するための説明図であり、図4は高周波電極に電流−電圧特性を説明するための図である。
はじめに、低周波フィルタ回路の第1の実施例について説明する。図2はプラズマCVD成膜装置の高周波電極に高周波電圧を印加する回路構成を示し、低周波フィルタ回路7の一構成例を示している。また、図3は高周波電極の電圧を説明するための説明図であり、図4は高周波電極に電流−電圧特性を説明するための図である。
図2に示す低周波フィルタ回路7は、インダクタンス素子7aとスイッチ素子7bの直列回路で構成され、一端をマッチングボックス3と高周波電極5との接続点に接続し、他端を接地点に接続して、平行平板電極4に対して並列接続する。
インダクタンス素子7aは、スイッチ素子7bの開閉によって高周波電極5との接続が切り替られる。スイッチ素子7bの開閉は、低周波フィルタ調整部8からの指令信号によって行うことができる。
平行平板電極4に高周波電力を供給して平行平板電極4間にプラズマ放電が発生すると、電子とイオンの応答速度の違いによって、平行平板電極4の高周波電極5のアノード電流−電圧特性は図4(b)中のAで示される特性を示す。ここで、高周波電極に0電位を中心とする高周波電圧を印加すると、電圧が正の場合には電流は多くなり、負の場合には電流が少なくなるため、高周波電流波形は直流電流を重畳した波形となるが、ブロッキングコンデンサの容量によって直流的に絶縁されているため直流電流は流れないため、図4(b)中のCで示すように0を中心として振幅することになる。このように0を中心として振幅する高周波電流Cが流れるためには、高周波電極5の電圧Bは自己バイアス電圧と呼ばれる負の直流電圧分VDCが重畳された波形となる。これによって、高周波電極5には負の直流電圧分が発生する。
図2(c),図3(b)および図4(b)は、スイッチ素子7bを開いた状態を示している。スイッチ素子7bを開くと、高周波電極5はインダクタンス素子7aと切り離されるため直流的に絶縁され、自己バイアスによって高周波電極5の電圧は負の直流電圧VDCとなる。なお、図3において、Vpはプラズマ電圧を示し、Vspはプラズマと電極の間のシース電圧を示し、シース電圧Vspはプラズマ電圧Vpと自己バイアス電圧VDCの和である。
この電圧状態によれば、高周波電極5には負の直流電圧VDCが印加されているため、反射防止膜の成膜時において成膜速度を向上させることができ、また、クリーニング時において高周波電極(カソード電極)の損傷を低減させることができる。
一方、図2(b),図3(a)および図4(a)は、スイッチ素子7bを閉じた状態を示している。スイッチ素子7bを閉じると、高周波電極5はインダクタンス素子7aを介して直流的に接地され、高周波電極5の直流電圧VDCは0Vとなる。
図4(a)中のAは平行平板電極4の高周波電極5の電流−電圧特性を示している。高周波電極5の電位は直流的に接地されているため、高周波電極5の直流電圧は0Vとなっている。そのため、高周波電極の高周波電圧Bは0を中心として振幅する。
この電圧状態によれば、高周波電極5の直流電圧は0Vであるため、パッシベーション膜の成膜時においてパッシベーション効果を向上させることができる。
[第2の実施例]
次に、低周波フィルタ回路の第2の実施例について説明する。図5はプラズマCVD成膜装置の高周波電極に高周波電圧を印加する回路構成を示し、低周波フィルタ回路7の別の構成例を示している。また、図6は高周波電極の電流−電圧特性を説明するための図である。
次に、低周波フィルタ回路の第2の実施例について説明する。図5はプラズマCVD成膜装置の高周波電極に高周波電圧を印加する回路構成を示し、低周波フィルタ回路7の別の構成例を示している。また、図6は高周波電極の電流−電圧特性を説明するための図である。
図5に示す低周波フィルタ回路7は、可変インダクタンス素子7cを備え、一端をマッチングボックス3と高周波電極5との接続点に接続し、他端を接地点に接続して、平行平板電極4に対して並列接続する。
可変インダクタンス素子7cは、例えば可変コイルによって構成することができ、インダクタンス値の大きさを可変としている。可変インダクタンス素子7cのインダクタンス値の変更は、低周波フィルタ調整部8からの指令信号によって行うことができる。可変インダクタンス素子7cのインダクタンス値を大きくすると直流的に絶縁した状態に近づき、可変インダクタンス素子7cのインダクタンス値を小さくすると直流的に短絡した状態に近づく。
可変インダクタンス素子7cのインダクタンス値を調整することによって、高周波電極と接地点との直流的な接続状態は絶縁状態と短絡状態に間で設定することができる。大きなインダクタンス値に調整して直流的に絶縁した状態に近づけることで、負の高周波電圧分が低減することを抑え、高周波電極に大きな負の高周波電圧分を設定することができる。図6中の実線は大きなインダクタンス値を設定した場合を示しており、高周波電極に大きな負の高周波電圧VDCが設定される。このインダクタンス値の調整によれば、反射防止膜の成膜時において成膜速度を向上させることができ、また、クリーニング時において高周波電極(カソード電極)の真空チャンバの内壁や周辺部材の損傷を低減させることができる。
一方、小さなインダクタンス値に調整して直流的に短絡した状態に近づけることで、負の高周波電圧分の低減を促進させ、高周波電極に0Vに近い電圧値を設定することができる。図6中の破線は小さなインダクタンス値を設定した場合を示しており、高周波電極に小さな負の高周波電圧VDCが設定される。このインダクタンス値の調整によれば、パッシベーション膜の成膜時においてパッシベーション効果を向上させることができる。
[高周波電圧の印加方法]
次に、本発明のプラズマCVD成膜装置による高周波電圧の印加方法について図7〜図9を用いて説明する。
次に、本発明のプラズマCVD成膜装置による高周波電圧の印加方法について図7〜図9を用いて説明する。
プラズマCVD装置を用いた太陽電池の製造方法について、図7,8のフローチャートを参照しながら説明する。
はじめに、p型シリコン基板の表面に微細凹凸構造を形成するために表面処理を行う。この表面処理は、例えば、アルカリ水溶液でエッチングする方法や反応性イオンエッチング法による方法などを用いることができる。シリコン基板の表面に微細凹凸構造を形成することによってシリコン基板表面の光の反射を抑えることができる(S1)。
n型ドーパントをp型シリコン基板の表面から拡散させ、n型拡散層102を形成する。n型ドーパントとして例えばリン(P)を使用する。p型シリコン基板の表面にリンを拡散させる方法として、例えば、POCl3を用いた気相拡散法、P2O5を用いた塗布拡散法、Pイオンを直接拡散させるイオン打ち込み法等がある(S2)。
n型ドーパントを拡散したp型シリコン基板の一方の面のn型拡散層を除去するためにエッチング処理を行う(S3)。
エッチングしたp型シリコン基板の表面からp型のドーパントを拡散させ、p+裏面側不純物拡散層を形成する。p型のドーパントとして例えばアルミニウム(Al)を使用する。エッチングしたp型シリコン基板の表面にAlペーストを塗布し、熱処理することによってアルミニウムをp型シリコン基板の表面に拡散させる(S4)。
n型拡散層の表面にNH3ガス(アンモニアガス)を用いてプラズマ処理を行ってH2パッシベーションを行い(S5)、その後、半導体表面に反射防止膜を形成する。反射防止膜として窒化シリコン膜(SiNx)を使用し、表面波プラズマにより形成する(S6)。
表面電極および裏面電極のパターニングを行う。パターニングは、Ag粉、バインダ、フリットからなるAgペーストをスクリーン印刷することによって行う。太陽電池の効率を高めるために電極はくし型パターンに形成される(S7)。印刷されたAgペーストが焼成され、電極が形成される(S8)。半田層は半田ディップ法で形成される(S9)。
S4までの製造工程で完了した太陽電池の半導体面上にS5の前処理のプラズマ処理工程でH2パッシベーションを行い、S6の成膜工程で表面波プラズマ処理により窒化シリコン(SiNx)膜を成膜して反射防止膜を形成する。
図8は、図7のフローチャート中のS5のNH3ガスを用いてプラズマ処理を行ってパッシベーション膜を形成する工程と、S6のプラズマ処理により窒化シリコン(SiNx)膜を成膜する成膜工程との詳細を説明するためのフローチャートである。
パッシベーション膜の処理工程では、はじめにチャンバ内を真空排気しておき(S5a)、プロセスガス導入管からH2又はNH3ガス(アンモニアガス)を導入し(S5b)、高周波電極の直流電圧分VCDを0Vあるいは0Vに近づけ(S5c)、高周波電力を供給してラジカルを生成させ、このプラズマ処理によって粒界パッシベーションを促進させてH2パッシベーションを促進させる。
NH3ガス(アンモニアガス)によるプラズマ処理の条件の一例は、例えば、NH3ガス(アンモニアガス)のガス量を200sccm、高周波電力を3.0kw、チャンバ内の圧力を4.0Pa、処理時間を10min、誘電体板とのギャップ間隔を10mm〜100mm、温度を450℃とする。温度は、例えば、280℃以上450℃以下が適当である(S5d)。
次に、パッシベーション膜処理工程の後、プロセスガス導入管から導入するガスをNH3ガス(アンモニアガス)からプロセスガス(Arガス)に切り替えて導入して表面波励起プラズマを励起し(S6a)、材料ガス導入管から材料ガス(例えば、SiH4ガス)を導入し(S6b)、高周波電極の直流電圧分VCDを自己バイアスによる負の電圧とし(S6c)、H2パッシベーションを施した基板の表面に反射防止膜を成膜する(S6d)。
屈折率2.11の反射防止膜を成膜する反射防止膜の成膜条件は、例えば、成膜温度を350℃、SiH4ガスのガス量を50sccm、NH3ガスのガス量を60sccm、SiH4のマイクロ波電力を2.0kw、チャンバ内の圧力を4.0Paとする。
上記したパッシベーション膜および反射防止膜の成膜工程において、低周波フィルタ回路によって高周波電極の直流電圧分を調整することで、パッシベーション効果の向上と反射防止膜の成膜速度の向上を図ることができる。
次に、図9のフローチャートを用いて、クリーニング処理と成膜処理における高周波電極の直流電圧分の調整について説明する。
プラズマCVD成膜装置によって、クリーニング処理を行う場合には(S11)、高周波電極の直流電圧分VDCを負電圧として(S12)、高周波電極(カソード電極)のクリーニング処理を行う(S13)。高周波電極の直流電圧分VDCを自己バイアスによって負電圧とした状態でクリーニング処理を行うことによって、高周波電極の直流電圧分が0Vの場合と比べて、高周波電極に正の高周波電圧が小さくなる。この場合、高周波電極側に衝突するイオンの衝撃エネルギーが小さくなるため、高周波電極のダメージを緩和させることができる。
また、クリーニング処理において(S11)、高周波電極の直流電圧分VDCを0電圧として(S12)、対向電極(接地電極:アノード電極)のクリーニング処理を行う(S13)。高周波電極の直流電圧分VDCを0電圧とした状態でクリーニング処理を行うことによって、対向電極側に衝突するイオンの衝撃エネルギーが小さくなるため、対向波電極のダメージを緩和させることができる他、チャンバ壁、周辺部品へのダメージを緩和させることができる。
プラズマCVD成膜装置によって成膜処理を行う場合には(S11)、パッシベーション膜を成膜する場合には(S14)、高周波電極の直流電圧分を0Vとし(S15)、パッシベーション膜を成膜する(S16)。このとき、高周波電極の直流電圧分は、プラズマ放電負荷に関わらず0Vとなるため、成膜した薄膜の表面パッシベーション効果が向上し、成膜後の基板のキャリアライフタイムが長くなる。
また、反射防止膜を成膜する場合には(S17)、高周波電極の直流電圧分を自己バイアスによる負電圧とし(S17)、反射防止膜を成膜する(S18)。このとき、反射防止膜の成膜速度は、高周波電極の直流電圧VDCが0Vに近いほど遅くなり、直流電圧VDCの負電圧が大きいほど速くなる特性を示すため、高周波電極の直流電圧分を負電圧とすることによって成膜速度を高めることができる。
実際に、モノシラン、アンモニア、窒素を真空チャンバ内に供給し、高周波電極に高周波電圧を印加し、放電を発生させて成膜を行った結果は以下の通りである。
パッシベーション効果:
低周波フィルタ回路7のスイッチ素子7bを開いて直流的に絶縁した状態で成膜した時の高周波電極の直流電圧は−135Vであり、作成したサンプルのキャリアライフタイムは97.7μsecであった。
低周波フィルタ回路7のスイッチ素子7bを開いて直流的に絶縁した状態で成膜した時の高周波電極の直流電圧は−135Vであり、作成したサンプルのキャリアライフタイムは97.7μsecであった。
一方、スイッチ素子7bを閉じて直流的に短絡した状態で成膜した時の高周波電極の直流電圧は0V、作成したサンプルのキャリアライフタイムは141.3μsecであった。
クリーニング時の電極の損傷:
クリーニング時に、低周波フィルタ回路7のスイッチ素子7bを開く。スイッチ素子7bを開くと、低周波フィルタ回路7は遮断され、ブロッキングコンデンサC2によって放電時には高周波電極に負の自己バイアスがかかる状態となる。負の自己バイアスがかかっている場合は、直流電圧が0Vの場合よりも、正の高周波電圧の絶対値が小さくなり、高周波電極(カソード電極)側のイオンの衝突エネルギーが小さくなる。そのため、高周波電極(カソード電極)へのダメージを緩和させることができる。
クリーニング時に、低周波フィルタ回路7のスイッチ素子7bを開く。スイッチ素子7bを開くと、低周波フィルタ回路7は遮断され、ブロッキングコンデンサC2によって放電時には高周波電極に負の自己バイアスがかかる状態となる。負の自己バイアスがかかっている場合は、直流電圧が0Vの場合よりも、正の高周波電圧の絶対値が小さくなり、高周波電極(カソード電極)側のイオンの衝突エネルギーが小さくなる。そのため、高周波電極(カソード電極)へのダメージを緩和させることができる。
一方、クリーニング時に、低周波フィルタ回路7のスイッチ素子7bを閉じる。スイッチ素子7bを閉じると、低周波フィルタ回路7は高周波電極と接地との間に接続され、放電時に高周波電極に0電圧がかかる状態となる。高周波電極に0電圧がかかっている場合は、対向電極(接地電極、アノード電極)側のイオンの衝突エネルギーが小さくなる。そのため、対向電極(接地電極、アノード電極)へのダメージを緩和させることができ、また、チャンバ壁、周辺部品へのダメージを緩和させることができる。
実施例において、NF3、Arを真空チャンバ内に供給し、高周波電極に高周波電圧を印加し、放電を発生させてプラズマクリーニングプロセスを行った。クリーニングプロセス時の高周波電極の直流電圧は−8Vであった。この実施例は、クリーニング時において高周波電極(カソード電極)の損傷を緩和する例である。
図10はスイッチ素子7bを開いた状態でクリーニングプロセス後の高周波電極の写真を示している。この場合には、高周波電極には負の直流電圧が印加される状態となる。図10によれば、クリーニングプロセスにより高周波電極表面の窒化シリコン膜が除去されていることがわかる。
比較のために、クリーニング時において低周波フィルタ回路7のスイッチ素子7bを閉じた状態でプラズマクリーニングを同様に実施した。スイッチ素子7bを閉じた場合は、高周波電極の直流電圧が0Vとなるため、負の自己バイアスがかかっている場合よりも正の高周波電圧の絶対値が大きくなり、対向電極側のイオンの衝突エネルギーが大きくなる。そのため、対向電極やチャンバ壁、周辺部品に対してより大きなダメージを与えることになる。
図11はスイッチ素子7bを閉じた状態でクリーニングプロセスを行った後の高周波電極の写真を示している。この場合には、高周波電極の直流電圧は0電圧の状態となる。図11によれば、スパッタ効果により削られた対向電極や周辺部材の材質が粉となって高周波電極表面に付着していることがわかる。
負の自己バイアスがかかっている場合は、直流電圧が0Vの場合よりも正の高周波電圧の絶対値が小さくなり、対向電極側のイオンの衝突エネルギーが小さくなるが、逆に負の高周波電圧の絶対値が大きくなり、高周波電極側のイオンの衝突エネルギーが大きくなる。本発明のプラズマCVD装置において、高周波電極側の窒化シリコン膜のみをエッチングしたい場合は、負の自己バイアスがかかっている状態に戻すことによって、高周波電極側を選択的に効率良くクリーニングすることができる。
本発明は、太陽電池用薄膜に限らず、同様な処理で他の膜を成膜した際に真空チャンバ内に堆積した膜のクリーニングに適用することができる。
1 プラズマCVD成膜装置
2 高周波電源
3 マッチングボックス
4 平行平板電極
5 高周波電極
6 対向電極
7 低周波フィルタ回路
7a インダクタンス素子
7b スイッチ素子
7c 可変インダクタンス素子
8 低周波フィルタ調整部
10 真空チャンバ
11 ガス供給部
12 ガス排気部
101 成膜装置
102 高周波電源
103 マッチングボックス
104 平行平板電極
105 高周波電極
106 対向電極
C1 コンデンサ
C2 ブロッキングコンデンサ
2 高周波電源
3 マッチングボックス
4 平行平板電極
5 高周波電極
6 対向電極
7 低周波フィルタ回路
7a インダクタンス素子
7b スイッチ素子
7c 可変インダクタンス素子
8 低周波フィルタ調整部
10 真空チャンバ
11 ガス供給部
12 ガス排気部
101 成膜装置
102 高周波電源
103 マッチングボックス
104 平行平板電極
105 高周波電極
106 対向電極
C1 コンデンサ
C2 ブロッキングコンデンサ
Claims (8)
- 真空チャンバを有するプラズマCVD成膜装置において、
前記真空チャンバ内において平行して対向配置される高周波電極および対向電極を有する平行平板電極と、
前記高周波電極に高周波電圧を印加する高周波電源と、
前記高周波電源と前記高周波電極との間に直列接続されるブロッキングコンデンサを含むマッチングボックスと、
前記マッチングボックスと前記高周波電極との間に、前記平行平板電極に並列接続する低周波フィルタ回路を備え、
前記低周波フィルタ回路は、
前記高周波電極と接地点との間の直流的な接続状態を可変とし、前記高周波電極における直流電圧分の低減調整を行うことを特徴とする、プラズマCVD成膜装置。 - 前記高周波電極には、平行平板電極間のプラズマ放電による自己バイアスによって負の直流電圧分が形成され、
前記低周波フィルタ回路をスイッチ素子とインダクタンス素子との直列回路により構成し、
前記スイッチ素子は直流的な絶縁と直流的な短絡との間の切り替えを行い、
前記スイッチ素子を閉じてインダクタンス素子を介して前記高周波電極を接地することによって直流的に短絡させて、前記高周波電極の負の直流電圧分を低減して0電圧とし、
前記スイッチ素子を開いてインダクタンス素子を前記高周波電極から分離することによって直流的に絶縁して、前記高周波電極の負の直流電圧分の低減を停止することを特徴とする、請求項1に記載のプラズマCVD成膜装置。 - 前記高周波電極には、平行平板電極間のプラズマ放電による自己バイアスによって負の直流電圧分が形成され、
前記低周波フィルタ回路を可変インピーダンス回路により構成し、
前記可変インピーダンス回路のインダクタンス成分を小さくすることによって直流的な抵抗分を小さくして、前記高周波電極の負の直流電圧分の低減量を増やして0電圧に近づけ、
前記可変インピーダンス回路のインダクタンス成分を大きくすることによって直流的な抵抗分を大きくて、前記高周波電極の負の直流電圧分の低減量を減らすことを特徴とする、請求項1に記載のプラズマCVD成膜装置。 - 前記可変インピーダンス回路は可変コイルを備えることを特徴とする請求項3に記載のプラズマCVD成膜装置。
- 真空チャンバを有するプラズマCVD成膜装置の高周波電極に高周波電圧を印加する方法において、
平行平板電極間のプラズマ放電による自己バイアスにより前記平行平板電極の高周波電極に形成される負の直流電圧分に対して、
前記高周波電極と接地点との間の直流的な接続状態を可変とし、直流電圧分の低減を調整した高周波電圧を高周波電極に印加することを特徴とする、高周波電圧の印加方法。 - プラズマCVD成膜装置によるパッシベーション膜の成膜時には、前記高周波電極を直流的に短絡させることによって前記高周波電極における直流電圧分を0電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加し、
プラズマCVD成膜装置による反射防止膜の成膜時又は前記真空チャンバのクリーニング時には、前記高周波電極を直流的に絶縁することによって、前記高周波電極における直流電圧分を前記負の直流電圧分とし、当該負の直流電圧分を含む高周波電圧を高周波電極に印加することを特徴とする、請求項5に記載の高周波電圧の印加方法。 - 前記平行平板電極に対してインダクタンス分を並列接続すると共に、当該インダクタンス分を断続自在とし、
前記インダクタンス分を接続することによって前記高周波電極を直流的に短絡させ、前記高周波電極における直流電圧分を0電圧とし、直流電圧分を含まない高周波電圧を高周波電極に印加し、
前記インダクタンス分を切り離すことによって前記高周波電極を直流的に絶縁させ、前記高周波電極における直流電圧分を前記負の直流電圧分とし、当該負の直流電圧分を含む高周波電圧を高周波電極に印加することを特徴とする、請求項6に記載の高周波電圧の印加方法。 - 前記平行平板電極に対してインダクタンス分を並列接続すると共に、当該インダクタンス分を可変とし、
前記インダクタンス分を小さくすることによって前記高周波電極を直流的な抵抗分を減らして、前記高周波電極における直流電圧分を0電圧に近づけて、直流電圧分を低減した高周波電圧を高周波電極に印加し、
前記インダクタンス分を大きくすることによって前記高周波電極を直流的な抵抗分を増やして、前記高周波電極における直流電圧分を前記負の直流電圧分に近づけ、負の直流電圧分の低減分を抑制した高周波電圧を高周波電極に印加することを特徴とする、請求項6に記載の高周波電圧の印加方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010108295A JP2011238747A (ja) | 2010-05-10 | 2010-05-10 | プラズマcvd成膜装置および高周波電圧の印加方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010108295A JP2011238747A (ja) | 2010-05-10 | 2010-05-10 | プラズマcvd成膜装置および高周波電圧の印加方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011238747A true JP2011238747A (ja) | 2011-11-24 |
Family
ID=45326408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010108295A Withdrawn JP2011238747A (ja) | 2010-05-10 | 2010-05-10 | プラズマcvd成膜装置および高周波電圧の印加方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011238747A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135159A (ja) * | 2011-12-27 | 2013-07-08 | Tokyo Electron Ltd | プラズマ処理装置 |
CN104064426A (zh) * | 2013-03-19 | 2014-09-24 | 斯伊恩股份有限公司 | 离子注入装置以及离子注入装置的清洗方法 |
KR20150065743A (ko) * | 2012-09-27 | 2015-06-15 | 선파워 코포레이션 | 기판 상에 박막을 형성하고 보호하기 위한 방법 및 구조 |
JP2019024090A (ja) * | 2013-11-06 | 2019-02-14 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Dcバイアス変調による、粒子発生抑制装置 |
-
2010
- 2010-05-10 JP JP2010108295A patent/JP2011238747A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013135159A (ja) * | 2011-12-27 | 2013-07-08 | Tokyo Electron Ltd | プラズマ処理装置 |
KR20150065743A (ko) * | 2012-09-27 | 2015-06-15 | 선파워 코포레이션 | 기판 상에 박막을 형성하고 보호하기 위한 방법 및 구조 |
JP2016502748A (ja) * | 2012-09-27 | 2016-01-28 | サンパワー コーポレイション | 薄膜を基板上に形成して保護するための方法 |
KR102223561B1 (ko) * | 2012-09-27 | 2021-03-05 | 선파워 코포레이션 | 기판 상에 박막을 형성하고 보호하기 위한 방법 및 구조 |
CN104064426A (zh) * | 2013-03-19 | 2014-09-24 | 斯伊恩股份有限公司 | 离子注入装置以及离子注入装置的清洗方法 |
JP2014182919A (ja) * | 2013-03-19 | 2014-09-29 | Sen Corp | イオン注入装置およびイオン注入装置のクリーニング方法 |
CN104064426B (zh) * | 2013-03-19 | 2018-04-20 | 斯伊恩股份有限公司 | 离子注入装置以及离子注入装置的清洗方法 |
US10030304B2 (en) | 2013-03-19 | 2018-07-24 | Sumitomo Heavy Industries Ion Technology Co., Ltd. | Ion implantation apparatus and method of cleaning ion implantation apparatus |
JP2019024090A (ja) * | 2013-11-06 | 2019-02-14 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Dcバイアス変調による、粒子発生抑制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101895437B1 (ko) | 플라즈마 에칭 방법 | |
US20080188062A1 (en) | Method of forming microcrystalline silicon film | |
WO2007148569A1 (ja) | プラズマ処理装置、プラズマ処理方法、および光電変換素子 | |
JP2008004814A (ja) | プラズマ処理装置 | |
KR20020021337A (ko) | 플라즈마처리 방법 및 장치 | |
JP2002371357A (ja) | シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置 | |
WO2010050363A1 (ja) | プラズマcvd装置、半導体膜の製造方法、薄膜太陽電池の製造方法およびプラズマcvd装置のクリーニング方法 | |
JP5410714B2 (ja) | 反射防止膜成膜方法および反射防止膜成膜装置 | |
WO2010144761A2 (en) | Ionized physical vapor deposition for microstructure controlled thin film deposition | |
JP2011238747A (ja) | プラズマcvd成膜装置および高周波電圧の印加方法 | |
JP2007266094A (ja) | プラズマcvd装置及びプラズマcvdによる半導体薄膜の成膜方法 | |
JP5884911B2 (ja) | 太陽電池の製造方法 | |
JP4467218B2 (ja) | 太陽電池用基板の粗面化法 | |
WO2011153671A1 (zh) | 薄膜太阳能电池沉积用放电电极板阵列 | |
US5334423A (en) | Microwave energized process for the preparation of high quality semiconductor material | |
WO2022256086A1 (en) | Plasma excitation with ion energy control | |
JP2009117569A (ja) | 反射防止膜成膜方法および反射防止膜成膜装置 | |
US20220173264A1 (en) | Method for producing back contact solar cell | |
JP2008004813A (ja) | シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子 | |
WO2012086242A1 (ja) | 微結晶半導体薄膜製造方法 | |
JP4980055B2 (ja) | 真空プラズマ処理された加工物を製造する方法 | |
US20100314245A1 (en) | Ionized Physical Vapor Deposition for Microstructure Controlled Thin Film Deposition | |
US20020056415A1 (en) | Apparatus and method for production of solar cells | |
JP2012074669A (ja) | 太陽電池の製造方法 | |
JP2009272428A (ja) | 反射防止膜成膜方法および反射防止膜成膜装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130806 |