JPH01147060A - スパッタリング装置 - Google Patents

スパッタリング装置

Info

Publication number
JPH01147060A
JPH01147060A JP30560787A JP30560787A JPH01147060A JP H01147060 A JPH01147060 A JP H01147060A JP 30560787 A JP30560787 A JP 30560787A JP 30560787 A JP30560787 A JP 30560787A JP H01147060 A JPH01147060 A JP H01147060A
Authority
JP
Japan
Prior art keywords
electrode
substrate
sputtering
hole
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30560787A
Other languages
English (en)
Other versions
JPH0699804B2 (ja
Inventor
Hide Kobayashi
秀 小林
Masao Sakata
坂田 正雄
Hideaki Shimamura
島村 英昭
Michiyoshi Kawahito
川人 道善
Masahiro Fujita
藤田 昌洋
Yuji Yoneoka
米岡 雄二
Tsuneaki Kamei
亀井 常彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62305607A priority Critical patent/JPH0699804B2/ja
Publication of JPH01147060A publication Critical patent/JPH01147060A/ja
Publication of JPH0699804B2 publication Critical patent/JPH0699804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスパッタ成膜に関わり、特に多層配線構造を持
つ集積回路における配線用導体膜の好適なスパッタリン
グ方法及びその装置に関する。
〔従来の技術〕
従来技術になる装置としては、特開昭61−11727
3号に記載されたものが知られている。
近年半導体集積回路の微細化が進み、集積回路の配線は
多層化されるようになってきた。多層配線構造をもつ集
積回路においてはお互いの配線層間を接続するために、
各配線層間にある絶縁膜(配線層間膜)にスルーホール
と呼ばれる微細な穴を形成し1次いでその次の配線層を
形成する。
配線層の形成には工業的な簡便さからスパッタ法が広く
用いられている。しかしながら、層間絶縁膜厚さが、1
μm、スルーホール直径が1μm程度の微細なスルーホ
ールに対しては通常行なわれているスパッタ法では良好
な接続を確保できる良い成膜形状を得ることはできない
。以上述べた説明についてはセミコンダクターワールド
1984年10月号pH6−p137に詳しく述べられ
ており、参照されたい。
第2図は通常行なわれているスパッタ法によるスルーホ
ールへの付き廻り性をスルーホールの断面により模式的
に示したものである。第1のAQ配線層201は基板2
00上に形成され、パターニングされ、次いで配線層間
絶縁膜層205が成膜され、スルーホール203をホト
エツチング法により形成する。更にその上から第2のA
Q配線膜202を形成する。配線膜材料としてはAQ又
はAQ合金が最も一般的であり以下の発明はAQ/AQ
合金について述べる。AQ配線層201とAQ配線層2
02とはスルーホール203を介して接続されるが、ス
ルーホール203が微細であるために、AQ配線層20
2が十分にスルーホール203内に付き廻っていない。
この原因はオーバハング204がスルーホール203の
開口端部周縁に形成されスルーホール203内へのA 
I 配線層202の成膜を妨げているためである。オー
バハング204はスパッタ粒子が基板に対して様々の角
度で入射してくることから、開口端周縁部に成長する。
第3図は従来技術に関わる装置であり、特徴としてスパ
ッタリングターゲット301と、成膜の対象である基板
302との間の空間に井桁状のフィルタ303を置いて
いる。この例ではターゲット301と基板302のそれ
ぞれの主面はお互いに平行であり、これに対し、ターゲ
ット301ないしは基板302に立てた法線に沿って、
ターゲット301から基板302に飛んで行くスパッタ
粒子のみが優先的に通過できるように井桁でできた筒状
のフィルタ303を設けである。このフィルタによって
基板302には様々な方向からスパッタ粒子が入射する
ことが無くなり、先に述べたオーバハングの成長が抑止
される。
第4図はこのようにして形成したAl膜のスルーホール
への付き廻り性をスルーホール断面によって模式的に示
したものである。スルーホールの直径はスルーホール4
02が約1.7μm、スルーホール404が約1.3μ
mまた深さはスルーホール402,404共に1.3μ
mである。第4図はテストサンプルであるため、スルー
ホール形状のみを模している基板を用いている。スルー
ホール底部401への成膜量は増加したが、径の小さい
スルーホール404に対してはスルーホール側壁402
への成膜量が少なく、かつ、スルーホール底部の膜面と
側壁部の膜面との交差部に切れ込み403が生じている
〔発明が解決しようとする問題点〕
上記欠点を解決する成膜時の基板温度を高くした状態で
スパッタA1膜を形成したものが第5図であり、基板温
度は約400℃である。しかしながら径の小さいスルー
ホール502については、スルーホール内に空間が生じ
ており使用できない。
350℃に温度を上昇させた成膜を行うと(1)膜面が
平坦でなくなる。
(2)スルーホール内に空間を残したままスルーホール
開口部が膜で閉じてしまう。
(3)層間絶縁膜が有機物である場合にはその熱分解が
始まる。
(4)A1合金膜の場合には合金成分の膜内での析出が
顕著となりエツチングによるパターニングで不具合が生
ずる。
などの問題が有る。従ってフィルタだけを設置するだけ
では非常に微細なスルーホールにたいしては適用の限界
が有る。
本発明の目的は、微細なスルホールに対して付き廻り性
を良くして均一に成膜できるようにしたスパッタリング
方法及びその装置を提供することにある。〔問題点を解
決するための手段〕本発明は、集積回路において下層配
線と接続するスルホール内の配線と上層配線とをスパッ
タリングによって成膜する方法において、上記集積回路
に間欠的に負の電位を付与し、上記配線にスルホールを
埋める程度に塑性変形を誘起させて成膜することを特徴
とするスパッタリング方法である。
また本発明は、スパッタ電極と、成膜対象である基板に
電位を付与するための基板電極と、パッタ粒子がスパッ
タ電極から基板に到着するまでに飛行する空間に設けら
れた第3の電極とを備え、基板電極に流入するスパッタ
ガスイオンの電流値を、上記第3の電極が存在しない時
よりも大きな値となるように設定することを特徴とした
スパッタリング装置である。
〔作用〕
従来の技術を改善するには、放電プラズマの中の正のア
ルゴンイオンによって成膜対象の基板乃至は基板上に成
長しつつあるアルミ膜を衝撃することである。この衝撃
によって成長しつつあるアルミ膜上のアルミ原子をスル
ーホール内に移動させることができる。このようなスパ
ッタ成膜をバイアススパッタ法と呼んでいる。アルミの
バイアススパッタ法によるスルーホールへの付き廻り性
の改善については例えば日経マイクロデバイセス198
5年9月号73〜76ページ「コンタクト電極形成(ス
パッタでは1.0μmルールが限界)」を参照されたい
。然し乍ら指向性バイアススパッタ法はフィルタによっ
て、基板がスパッタ電極上に発生しているプラズマから
遮蔽されているためバイアススパッタリングとして有意
な数mA/Qm2以上のイオン電流密度が基板上で得る
ことができない。
そこで本発明は、基板流入電流を大幅に上昇させ、その
上で、基板に流入させ得るイオン電流を付き廻り性を改
善するために有効に利用し、基板上に均一な電流密度で
アルゴンイオンを入射させ、スルーホール内への容易な
アルミ原子の移動を可能ならしめることにある。即ち第
1にフィルタに電気的な励起を与えることにより、系内
に新たにフィルタを第3の電極とした第2の放電を発生
させる事によって果たすことができる。この時フィルタ
材料のスパッタリングの発生を抑止するためにできるだ
け低い電圧にて放電が発生するように、フィルタに筒状
の形状を持たさせ、フィルタ内でのホローカソード放電
を利用する。第2に上記方法によって増大させ得るよう
になった基板流入電流すなわちアルゴンイオン電流によ
ってアルミ原子の移動が活性化されるようにイオンによ
る成膜中のアルミ膜の衝撃を有効に行うことであるが、
本発明に係るスパッタ、装置では常時基板電位を十分に
大きな電流密度を得るように印加する必要はなく、たと
えば間欠的に印加すれば良い。具体的には間欠的に大き
な負の電位になるように基板電極に電圧を印加してやれ
ば良い。基板の温度が徒に高いとアルミのフローはスル
ーホールの中に有効に入っていかない。スルーホールへ
の付き廻り性を向上させるにはスルーホール周縁にスル
ーホールを塞ぐかごとに成長するオーバハング(詳細は
従来技術で説明する)を抑制することが大切であり、本
発明に係る技術であればオーバハングが少し成長した時
点で瞬間的に基板バイアスを印加し、オーバハング部分
のアルミ膜をフローさせることで足りる。このような間
欠的な基板電圧の印加による付き廻り性の改善はフィル
タによる指向性の付与によってもともとオーバハングの
成長が遅いということを前提として、その上で本発明に
よって初めて大きな効果を実現することができる。
これにより必要以上のアルゴンイオンの流入が無く、徒
に基板温度を上昇させることがない。第3に基板上に均
一なアルゴンイオン電流密度を保つことは基板に対する
プラズマの発生位置を相対的に移動せしめ、アルゴンイ
オンの流入を時間平均として基板上で均一化することに
より達成できる。
ウェハの中心と同軸状に配置した電磁石型のマグネトロ
ンスパッタ電極であり発生するプラズマリングの径を変
化させうるちのでは、プラズマリング径が小さい時には
ウェハ基板の中心部分で高いイオン電流密度が得られ、
逆にプラズマリング径が大きい時にはウェハ基板の外周
部分で高いイオン電流密度が得られる。これら2つの電
流密度とその時に同時に得られるそれぞれに対応した成
膜速度の比は必ずしもよく一致しない。即ちイオン電流
密度が一様となるようにスパッタ電力をプラズマリング
の移動に伴って変化させると、今度は平坦な成膜速度分
布が得られないという結果になるにのとき本発明に係る
技術ではフィルタの電位を同時に制御することで、成膜
速度分布とイオン電流密度分布とを両立させることによ
り上記した目的を果たすことができる。フィルタを電気
的に励起するには負の直流を印加するか、ブロッキング
コンデンサを介して高周波を印加するなどの方法が考え
られるが、いずれにしても負の直流電位がフィルタに発
生するようにし、ホローカソード放電を誘起させる。フ
ィルタはスパッタ粒子に指向性を付与するために、例え
ば円筒状の空洞が、スパッタ電極から、基板の方向に沿
って形成されたもの、または井桁状のものを用い、基板
に対してほぼ垂直に入射して行くスパッタ粒子を優先的
に通過させるようにする。フィルタはその表面は金属面
であれば等電位面を形成する。陰極電極面がお互いに向
かいあっていると、その空間に存在する電子は電極の負
の電位によって反発を受け、向かいあった電極面の間で
キャッチボールされるように振舞い、同じ空間内に有る
アルゴンガスに衝突し比較的低い電圧で放電を発生する
。この放電はホローカソード放電と呼ばれている。ホロ
ーカソード放電については例えば「放電ハンドブックj
 p、132−p、133 (電気学会)に詳述されて
いる。スパッタ粒子が通過するフィルタ内の空間で強い
放電を発生させられることにより、フィルタは主たるス
パッタ電極のマグネトロン放電にたいして遮蔽効果をも
つ物体としてではなく、第2のプラズマの発生源として
機能し、これにより基板電極に負の電位を付与するとフ
ィルタがない場合よりも大きな基板流入電流が得られる
ように作用する。アルゴンイオンの基板表面への衝撃は
成長しつつあるAl膜中に多く結晶欠陥を誘起し塑性変
形を容易ならしめる。同時にアルゴンイオンの非弾性衝
突は成長中のA1膜の表面温度を上昇させ、Al原子が
基板に到着してから、格子点に組み込まれるまでの時間
を長くし、実効的にA1の表面でのマイグレーション(
移動)を犬として付き廻り性を良好にすると共に先に述
べた塑性変形も容易にしていると考えられる。以上2つ
のAl膜及びA1合金膜についての良好な付き廻り性を
持った成膜がバイアススパッタリングにより実施できる
と考えられている。上記塑性変形はあまり温度が高いと
スルーホールのなかへAIが移動することをせずに、ス
ルーホール上部にて膜を繋げて、結果としてスルーホー
ル上部に蓋をしてしまう形となることがある。これを防
ぐにはできるだけスルーホールの中にも予め多くのAl
原子が成膜されていることが大きく有利に働く。すなわ
ち、Al膜がスルーホール上部に蓋をしてしまう前にそ
の下のA1の高さが十分であれば塑性変形はスルーホー
ル内のAIをも含んだ形で発生しスルーホール内はA1
により埋め込まれる。以上からフィルタを用い、且つ、
フィルタがホローカソード放電を行なうように電気的に
励起することによって、スルーホール底部への付き廻り
性が良く、且つ大きな基板電流が得られるために、この
両者の相乗効果によって初めて良好な付き廻り性を得る
ことができる。成膜中に大規模な塑性変形を起こすと上
記したように蓋をする結果になることも有るので小規模
に塑性変形を発生させながら成膜すると、蓋が閉じてし
まう前にスルーホール内部により多くのAl原子を移動
させておくことができる6上記した小規模な塑性変形を
発生させるには基板温度を徒らに上げぬことが必要で、
かつ十分な結晶欠陥密度を発生させる必要がある。
具体的には間欠的に基板電位を大きく負の電位にし、か
つその電位では塑性変形が可能なだけの結晶欠陥を発生
できるようにする。こうすれば常に大きなイオン電流を
基板に流入させることがないので不用意に基板温度を上
昇させなくてすむ。換言すればフィルタとホローカソー
ド放電だけではAI埋め込みの条件が狭い(基板電極の
有効な設定範囲が狭い)のに対し、間欠的な負電位の印
加はそのパルスのデユーティ(重み付け)を設定すれば
良いので、条件が広くなると同時に基板の温度が高すぎ
ると生ずる前述したような問題点を取り除く作用がある
。スパッタ電極のグローリングの発生していない部分か
らスパッタ粒子の射出は無く、フィルタの指向性のため
にスパッタ電極と基板とを単純に静止対向させた系では
、基板中心部に付着する膜厚は相対的に小さくなる。こ
れを解決するために本発明では(1)磁石をスパッタ電
極内で移動させる。(2)プラズマリングの径を変化さ
せるにとを行い、フィルタを通過したのちのウェハ上の
成膜量が均一と成る作用をもたさせる。
〔実施例〕
以下本発明を図に示す実施例に基いて説明する。
第1図は1本発明に係る第一の実施例を示したものであ
る。
111は、スパッタ電極、110はターゲット、100
はフィルタ、106は防着シールド板、104は基板電
極、105はウェハ、101は基板バイアス用直流電源
、102は電圧計、103は基板流入電流計である。
93はブロッキングコンデンサ、92は通過型電力計、
107はパルス電源、91は13.56MHzの高周波
電源であり、変調入力としてパルス電源107の信号を
用いることができる。
基板電極104には、直流基板バイアス電源101によ
り負の電圧が印加されており、その電圧と電流は、それ
ぞれ電流計102及び103にて監視される。直流基板
バイアス電源101にはパルス電源107が接続されて
おり、お互いの電圧が重畳されて、基板電極104に印
加される。これから説明する実験条件では、直流基板バ
イアス電源101の出力は常時−70Vとした。パルス
電源107の出力は、−100Vピークであり。
両型源の合成出力は第14図に示す如き波形をしており
、繰り返し周波数50KHz、パルス印加のデユーティ
(第14図中のt□/12)は0%〜100%として可
変した。
基板電極104の上に基板105を固定する。
基板105は直系φ100mのシリコンウェハである。
基板105は基板電極104からのワメの如き金具によ
って固定され、アルミ成膜中には、アルミ膜と電気的接
触を確保する。
基板105と、フィルタ100の基板側端面との距離は
約30nwn、フィルタ100のスパッタ電極111側
の端面と、ターゲットの表面との距離は約30mmとし
た。
フィルタ用の高周波電源91′は、13.56M)Iz
のものであり、マツチングボックス(図示せず)を介し
印加する。
フィルタへの印加電力は通過型電力計92にて監視した
スパッタ電源には負の高圧を印加しく図示せず)スパッ
タ電圧約−V、スパッタ電流10Aで放電を行なった。
このときのスパッタガス圧力(アルゴンガス圧力)は約
3 、5 mtornである。
最初に基板電極の電位をパルス的に駆動したときの実験
について説明する。このときフィルタ用の高周波電源9
1′は50wの出力に固定した。
基板電極に印加される電圧波形を第14図に示す。基板
直流電源の出力は常時−70Vであり。
パルス電源の出力は波高値−110vである。従って第
14図に示す如く尖頭値は一180■、のパルス列的波
形となる。
パルスの繰り返し周期は第14図に示す如くし2秒であ
り、そのt2秒のうちt1秒だけ基板バイアス電圧は一
170vとなる。基板バイアス電圧が最大値となってい
る時間の比、t、/lzをデユーティファクタと呼ぶこ
とにする。デユーティファクタが0%から100%へと
増すにつれ、基板バイアス電圧の最大値が印加されてい
る時間が長くなる。
このデユーティファクタをパラメータとしてスルーホー
ルへの付き廻り性を評価した結果を第15図に示す。
一180Vの基板バイアスでは第13図に示した如くス
ルーホール中にボイドが残り、埋め込むことができない
が、間欠的にこの電圧を加えるのり であれば、第1肩図の0〜20%のデユーティファクタ
の結果に示す如く、ボイドの発生はなく、30〜60%
のデユーティでは完全に埋め込むことができる。デユー
ティファクタを70%以上にしてゆくと、ボイドが発生
し、第13図の一180vの状態と等価となる。
以上の如く、確実に埋め込むためにやや過剰な基板バイ
アス電圧を印加し、デユーティファクタの制御で巾広く
適正な条件を設定することができる。
次に表面の粗さの目安としてAQ膜膜面面鏡面反射率を
405μmの波長で測定した。第16図はその結果であ
り横軸に基板バイアス電圧の最大値をとっている。17
1はデユーティファクタ100%の時、172はデユー
ティファクタ50%の時、173はデユーティファクタ
10%の時のものである。デユーティファクタ10%の
時には、基板バイアス電圧の最大値が一■であっても埋
め込み成膜はボイドの発生がありできていない。デユー
ティファクタが50%の時には、第15図に示す如く基
板バイアスの最大電圧が一180Vで埋め込まれている
。この時反射率は60%でありデユーティ100%の時
に対して大きく上昇している。基板バイアス−■、デユ
ーティファクタ100%のときの反射率は48%程度で
あり(図示せず)この値からも大きく向上している。
ここでは特に示さぬが、スルーホール直径1μm、深さ
1μmのスルーホールではアルミスパッタ粒子に指向性
を持たせぬスパッタ法でも埋込み成膜ができる条件は存
在するが、反射率は50%程度である。更に深いスルー
ホール(φ1.0×d1.3μm)に対してはいかなる
条件でもアルミ膜を埋め込むことはできなかった。
以上よりフィルタによりスパッタ粒子に指向特性を付与
するとともに、大きな基板電流を間欠的に発生させるこ
とにより、微細なスルーホールに対して、アルミ膜に大
きな物理的欠陥を発生させずに、アルミ膜を埋め込み成
膜させることが可能となるのである。
中 実際のパルスの繰り返し周期は20μsecすなわ
ち50に亀とした。
次に本発明の第二の実施例を第6図に基いて説明する。
111はマグネトロン型のスパッタ電極であり、110
は上記スパッタ電極に取付けられたスパッタ材料から成
るターゲットである。ターゲット110から出たスパッ
タ粒子はフィルタ100を通過し、基板電極104上に
固定された基板105に付着する。
基板電極104には直流基板バイアス電源101が接続
されている。基板電極104に印加される電圧は電圧計
102、また基板電極104に流入する基板バイアス電
流は電流計103によって観測される。
フィルタ100には第7図の模式図に示すごとく井桁状
のものを用いた。井桁の大きさは約9mmX約9mmの
正方形の開口を持ち、スパッタ粒子の進行方向への長さ
は約10mmとした。フィルタ全体の直径はφ160m
mである。
基板105は直径100mmのシリコンウェハであり本
発明に係わる成膜方法の付き廻り性の調査のためには多
層配線構造にある配線層間の接続孔(以下スルーホール
)を模したテスト形状を持つサンプルウェハを用いた。
基板105は基板電極104上に金属性のツメのごとき
金具(図示せず)で固定されAl成膜中には基板105
上のAl膜は基板電極104と電気的な接触を保つ。
基板105とフィルタ100の基板側端面との距離及び
ターゲット110とフィルタ100のスパッタ電極側端
面との距離はともに約30mmとした。
フィルタ100には負の直流電圧を直流電源109によ
って印加した。フィルタ100の印加電圧は、電圧計1
07によって、また、フィルタ100への流入電流は電
流計108によって観察できる。ターゲット110には
直径8インチ(約φ200mm)のAl−1,5%Si
をもちいた。
スパッタ装置として動作させるには真空槽(図示せず)
を適当な真空ポンプによって高真空(10−7〜10−
1lT o r r台)にまで排気する。その後アルゴ
ンガスを導入し、約3.5mTorrの圧力とした。
第8図は第6図の実施例において得られた基板電圧電流
特性である。801はフィルタ100を用いない場合の
特性である。802,803,804はいづれもフィル
タ100を用いたときの特性で、802ではフィルタの
電圧は0ボルト、803では一50V、804では一1
00vである。
いづれの場合もスパッタ電流はIOA、スパッタ電圧は
約5oovである。その他の条件は全て共通である。
第8図に見られるようにフィルタ100を電気的に励起
することによってフィルタ100がない場合よりも大き
な基板流入電流を得ることができる。
第9図はフィルタ100の電位がOボルト、基板電極1
04の電位を一160vとしたときのAl膜のスルーホ
ールへの付き廻り性を調べたものである。スルーホール
の大きさは直径約1.3μm、深さ約1.3μmである
。成膜開始時の温度を300℃、成膜速度は5000人
/分であった。
このときのバイアス電流は約180mAであった。
付き廻り性はフィルタを用いた成膜であるので、スルー
ホール底部への成膜量はあるが、底部とスルーホール壁
面との境の部分に切れ込みが残る。
第10図はフィルタ100に一50Vを印加し。
第9図と同一の基板電圧(−160V)にて、基板流入
電流約1.4Aを流したときの付き廻り性を示す模式図
である。スルーホールの寸法は第9図と同一である。第
9図とは異なり切れ込みが消失し、スルーホールは完全
に埋まっている。
第11図はフィルタ100を13.56MHzの高周波
電源で励振した一実施例を示す。13゜56 M Hz
の電源91は整合回路(図示せず)とブロッキングキャ
パシタ93とを介してフィルタ100に接続されており
、通過型電力計92によりフィルタ100に印加されて
いる電力をモニタすることができる。第11図に示す実
施例での基板電圧電流特性を第12図に示す。121は
フィルタ印加電力20W、122は同じく50Wの時の
基板流入電流特性である。いづれもスパッタ電圧は50
0■スパツタ電流は10Aであった。先に述べた直流電
圧の場合と同様に、フィルタを電気的に励起することで
、フィルタがない場合に比べ大きな基板電流が得られる
フィルタ100を高周波で励起した場合にも第9図、第
10図に示したと同様に、大きな基板電流を流入させら
れることによりスルーホールにAl膜を埋め込むことが
できた。
このように、フィルタ100を電気的に励起するには負
の直流を印加するか、ブロッキングコンデンサ93を介
して高周波を印加するなどの方法が考えられるが、いず
れにしても負の直流電位がフィルタ100に発生するよ
うにし、ホローカソード放電を誘起させる。フィルタ1
00はスパッタ粒子に指向性を付与するために、例えば
円筒状の空洞が、スパッタ電極111から、基板105
の方向に沿って形成される。
〔発明の効果〕
以上説明したように本発明によれば、多層配線構造を持
つ集積回路において配線層間を接続するスルーホールに
テーパ、段などの特殊な加工を行うことをせずとも、微
細なままのスルーホールへA1膜を付き廻り性良く成膜
できるため、集積回路を小型化できる、工程を単純化す
ることができるなどの効果を奏する。
【図面の簡単な説明】
第1図は本発明のスパッタ装置の一実施例を示した図、
第2図は通常行なわれているスパッタ法によるスルーホ
ールへの付き廻り性をスルーホールの断面により模式的
に示した図、第3図は従来のスパッタ装置を示した図、
第4図は第3図に示ス装置によって形成したA1膜のス
ルーホールへの付き廻り性をスルーホールの断面により
模式的に示した図、第5図は基板温度を上昇させた場合
におけるA1膜のスルーホールへの付き廻り性をスルー
ホールの断面により模式的に示した図、第6図は本発明
のスパッタ装置の他の一実施例を示した図、第7回は本
発明のスパッタ装置に用いられているフィルタの一例で
ある井桁状のものを模式的に示した図、第8図は第6図
に示す実施例において得られた基板電圧電流特性を示し
た図、第9図は本発明の実施例においてフィルタの電位
が0ボルト、基板電極の電位を一160vとしたときの
A1膜のスルーホールへの付き廻り性を示す模式図、第
1,0図は本発明の実施例においてフィルタに一50V
を印加し、同一の基板電圧(−160v)にて、基板流
入電流計1.4Aを流したときの付き廻り性を示す模式
図、第11図は更に本発明のスパッタ装置の一実施例を
示した図、第12図は第11図に示す実施例での基板電
圧電流特性を示す図、第13図は本発明の実施例におい
て基板バイアスとして一180Vの直流を印加した場合
のA1膜のスルーホールへの成膜状態を示した模式図、
第14図は本発明のスパッタ装置において直流基板バイ
アス電源とパルス電源との合成出力波形を示した図、第
15図は本発明のスパッタ装置においてパルス電源のデ
ユーティファクタをパラメータとしてスルーホールへの
付き廻り性を評価した結果を示す模式図、第16図は本
発明のスパッタ装置において基板バイアス電圧とAI膜
反面の反射率との関係を示した図である。 91・・・高周波電源  92・・・通過型電力計93
・・・ブロッキングコンデンサ 100・・・フィルタ 101・・・基板バイアス用直流電源 102・・・電力計   103・・・基板流入電流計
104・・・基板電極  105・・・ウェハ106・
・・防着シールド板 107・・・パルス電源110・
・・ターゲット  111・・・スパッタ電源/−・、 代理人弁理士 小川勝男−一;。 第1図 10/:基板バイアスを蜆東 104−二1辰゛11j二、+i //θミターゲちト /// :ヌンぐラフ橘18 萬3 図 第5 図 第2図 篤7図 革!1  図 基釆電凪 (Vう 葛9 図 不lO図 −10OV (C)(d) (e) 一/δθV 菓14− 呵 (α)  葛15圓 (b)

Claims (1)

  1. 【特許請求の範囲】 1、集積回路において下層配線と接続するスルホール内
    の配線と上層配線とをスパッタリングによって成膜する
    方法において、上記集積回路に間欠的に負の電位を付与
    し、上記配線にスルホールを埋める程度に塑性変形を誘
    起させて成膜することを特徴とするスパッタリング方法
    。 2、スパッタ電極と、成膜対象である基板に電位を付与
    するための基板電極と、パッタ粒子がスパッタ電極から
    基板に到着するまでに飛行する空間に設けられた第3の
    電極とを備え、基板電極に流入するスパッタガスイオン
    の電流値を、上記第3の電極が存在しない時よりも大き
    な値となるように設定することを特徴としたスパッタリ
    ング装置。 3、上記第3の電極には負の直流電位、または一定時間
    内の平均値が負となる交番電位と直流電位とが重畳され
    た電位が印加されることを特徴とした特許請求範囲第2
    項記載のスパッタリング装置。 4、上記第3の電極はスパッタ電極に立てた法線とほぼ
    平行な方向にスパッタ粒子が通過できるように複数の筒
    を備えたものである事を特徴とした特許請求範囲第2項
    記載のスパッタリング装置。 5、上記基板電極に付与される電位は負の直流電位ある
    いは一定時間内の平均値が負となるように直流電位と交
    番電位とが重畳されたものであることを特徴とした特許
    請求範囲第2項記載のスパッタリング装置。 6、上記基板電極に付与される交番電位の繰り返し周波
    数は1MHz以下であることを特徴とした特許請求範囲
    第5項記載のスパッタ装置。 7、上記スパッタ電極は電極上のプラズマの発生場所を
    移動することができるものである事を特徴とした特許請
    求範囲第4項または第5項記載のスパッタリング装置。
JP62305607A 1987-12-04 1987-12-04 スパッタリング装置 Expired - Fee Related JPH0699804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62305607A JPH0699804B2 (ja) 1987-12-04 1987-12-04 スパッタリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62305607A JPH0699804B2 (ja) 1987-12-04 1987-12-04 スパッタリング装置

Publications (2)

Publication Number Publication Date
JPH01147060A true JPH01147060A (ja) 1989-06-08
JPH0699804B2 JPH0699804B2 (ja) 1994-12-07

Family

ID=17947180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62305607A Expired - Fee Related JPH0699804B2 (ja) 1987-12-04 1987-12-04 スパッタリング装置

Country Status (1)

Country Link
JP (1) JPH0699804B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194334A (ja) * 1982-05-07 1983-11-12 Nec Corp 薄膜の形成方法
JPS61156804A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 薄膜形成方法
JPS61264174A (ja) * 1985-05-20 1986-11-22 Ulvac Corp 直流バイアススパツタリング法
JPS6299461A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 薄膜形成装置および薄膜形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194334A (ja) * 1982-05-07 1983-11-12 Nec Corp 薄膜の形成方法
JPS61156804A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 薄膜形成方法
JPS61264174A (ja) * 1985-05-20 1986-11-22 Ulvac Corp 直流バイアススパツタリング法
JPS6299461A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 薄膜形成装置および薄膜形成方法

Also Published As

Publication number Publication date
JPH0699804B2 (ja) 1994-12-07

Similar Documents

Publication Publication Date Title
US4963239A (en) Sputtering process and an apparatus for carrying out the same
CN101896636B (zh) 高功率磁控溅射对穿硅通孔金属化的应用
JP4344019B2 (ja) イオン化スパッタ方法
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
JPH06505833A (ja) マルチチップモジュールおよび平坦化パターン化表面を有する集積回路基板
JPH0356671A (ja) スパッタリング装置
WO2009157439A1 (ja) スパッタリング装置及びスパッタリング方法
JP2000311890A (ja) プラズマエッチング方法および装置
WO2010070845A1 (ja) スパッタリング装置及びスパッタリング方法
KR100255532B1 (ko) 고 종횡비의 컨택트 홀내에 전도성막을 형성하기 위한 스퍼터링 장치
JPH01147060A (ja) スパッタリング装置
JP2007501333A (ja) 付着装置及び方法
JPS5878350A (ja) 電界放出発生装置とその製造方法
JPH01195273A (ja) 基板バイアス方式のスパッタリング方法及びその装置
JP2607582B2 (ja) スパッタによる成膜方法及びその装置
JPH05136058A (ja) スパツタ成膜方法及びスパツタ成膜装置
JPH01195271A (ja) 基板バイアス方式のマグネトロンスパッタリング方法及びその装置
KR19990028451A (ko) 고종횡비의등각라이너박막및플러그들의개선된증착을위한장치및방법
JP2002053950A (ja) 絶縁体基板への成膜方法及び成膜装置
JPS63307272A (ja) イオンビ−ムスパツタ装置
Onuki et al. Study on step coverage and (111) preferred orientation of aluminum film deposited by a new switching bias sputtering method
JP2000124757A (ja) 圧電部品の周波数調整方法および装置
JPS63153266A (ja) スパツタ装置
JP7163154B2 (ja) 薄膜製造方法、対向ターゲット式スパッタリング装置
JPH02238626A (ja) 絶縁膜作成装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees