JPS61263129A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPS61263129A JPS61263129A JP10442085A JP10442085A JPS61263129A JP S61263129 A JPS61263129 A JP S61263129A JP 10442085 A JP10442085 A JP 10442085A JP 10442085 A JP10442085 A JP 10442085A JP S61263129 A JPS61263129 A JP S61263129A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- lower electrode
- etching
- gear
- turntable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 23
- 235000012431 wafers Nutrition 0.000 abstract description 22
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ハ（半導体基板）止め８１０．膜等を均一にエツチング
するＲＩＢ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ ）装置に係わる。
するＲＩＢ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ ）装置に係わる。
従来、ＲＩＥ装置は１図示しないがガス導入口、排出口
を有したエツチング室、このエツチング室内に設けられ
た複数のウェハを載置するターンテーブル、電極及び高
周波電源等から構成されている。こうした構造のＲＩＲ
ｆｆｌ置において、ターンテーブルは同一方向に回転す
るようになっている。
を有したエツチング室、このエツチング室内に設けられ
た複数のウェハを載置するターンテーブル、電極及び高
周波電源等から構成されている。こうした構造のＲＩＲ
ｆｆｌ置において、ターンテーブルは同一方向に回転す
るようになっている。
しかしながら、従来のＲＩＢ装置において、ウェハはタ
ーンテーブル上に該テーブルの円周部に沿ってセットさ
れる。しかるに、ターンテーブルのみが一方向に回転す
るのみであるから、同じウェハでもターンテーブルの周
辺部端に位置する方が、ターンテーブルの中心部に位置
する方よりもエツチングレートが速いという問題を有す
る。
ーンテーブル上に該テーブルの円周部に沿ってセットさ
れる。しかるに、ターンテーブルのみが一方向に回転す
るのみであるから、同じウェハでもターンテーブルの周
辺部端に位置する方が、ターンテーブルの中心部に位置
する方よりもエツチングレートが速いという問題を有す
る。
本発明は上記事情に鑑みてなされたもので、ウェハを自
転することにより、エツチングばらつきを低減し得る半
導体製造装置を提供することを目的とする。
転することにより、エツチングばらつきを低減し得る半
導体製造装置を提供することを目的とする。
本発明は、ガス導入口及び排出口を設けたエツチング室
と、このエツチング室内に回転可能に設けられ、ウェハ
を載置しかつ下部電極を兼ねる機能を有したターンテー
ブルと、前記エツチング室内でかつターンテーブルの上
方に設けられた上部電極と、高周波電源とを具備する半
導体製造装置において、ウェハが自転することを特徴と
するもので、これによりウニ八面内におけるエツチング
レートをできるだけ均一化し、エツチングばらつきを低
減することを骨子とする。
と、このエツチング室内に回転可能に設けられ、ウェハ
を載置しかつ下部電極を兼ねる機能を有したターンテー
ブルと、前記エツチング室内でかつターンテーブルの上
方に設けられた上部電極と、高周波電源とを具備する半
導体製造装置において、ウェハが自転することを特徴と
するもので、これによりウニ八面内におけるエツチング
レートをできるだけ均一化し、エツチングばらつきを低
減することを骨子とする。
以下、本発明の一実施例を第１図及び第２図を参照して
説明する。ここで、第２図は第１図のＲＩＤ装置のター
ンテーブルの平面図である。
説明する。ここで、第２図は第１図のＲＩＤ装置のター
ンテーブルの平面図である。
図中の１はエツチング室である。このエツチング室１内
には、下部電極を兼ねたターンテーブル２が設けられて
いる。このターンテーブル２は、下部電極部３と、複数
の円盤状のフェノ−載置部４と、これらウェハ載置部４
を支持するテーブル本体５とから構成される。ここで、
前記下部電極部３の上部は円盤状をなし、その周側面に
はギア６を設け、下側は軸となって高周波電源（ＲＦ）
７に接続されている。前記ウェハ載置部４の周側面には
ギア８が設けられ、前記下部電極部３のギア６、及びテ
ーブル本体５のギア９と噛合されている。前記エツチン
グ室１内でターンテーブル２の上方には、上部電極１ｏ
が設けられている。前記エツチング室１の側壁及び下部
には、夫々ガス導入口１ノ、ガス排出口１２が設けられ
ている。
には、下部電極を兼ねたターンテーブル２が設けられて
いる。このターンテーブル２は、下部電極部３と、複数
の円盤状のフェノ−載置部４と、これらウェハ載置部４
を支持するテーブル本体５とから構成される。ここで、
前記下部電極部３の上部は円盤状をなし、その周側面に
はギア６を設け、下側は軸となって高周波電源（ＲＦ）
７に接続されている。前記ウェハ載置部４の周側面には
ギア８が設けられ、前記下部電極部３のギア６、及びテ
ーブル本体５のギア９と噛合されている。前記エツチン
グ室１内でターンテーブル２の上方には、上部電極１ｏ
が設けられている。前記エツチング室１の側壁及び下部
には、夫々ガス導入口１ノ、ガス排出口１２が設けられ
ている。
しかして、本発明のＲＩＢ装置によれば、ターンテーブ
ル２を構成する下部電極部３、ウェハ載置部４及びテー
ブル本体５の夫々にギア６゜８．９を設けた構造となっ
ている。従って、下部電極部３が矢印Ａの方向に回転す
ると、ウェハ載置部４がギア６．８を夫々介して矢印Ｂ
方向に回転すると同時に、ウェハ載置部４゛も自転して
、ウェハが自転する。その結果、エツチングばらつきを
従来と比べ著しく低減できる。
ル２を構成する下部電極部３、ウェハ載置部４及びテー
ブル本体５の夫々にギア６゜８．９を設けた構造となっ
ている。従って、下部電極部３が矢印Ａの方向に回転す
ると、ウェハ載置部４がギア６．８を夫々介して矢印Ｂ
方向に回転すると同時に、ウェハ載置部４゛も自転して
、ウェハが自転する。その結果、エツチングばらつきを
従来と比べ著しく低減できる。
事実、シリコン基板上にＳｔＯ，膜を形成し、これを上
記装置及び従来装置を用いて ＣＦ４２０＠ｃｃｍ、Ｈ２２ａｃｃｍ 、圧力１０Ｐａ
。
記装置及び従来装置を用いて ＣＦ４２０＠ｃｃｍ、Ｈ２２ａｃｃｍ 、圧力１０Ｐａ
。
パワー３００Ｗの条件で１０分間エツチングしたところ
、第３図に示すウェハ面内のばらつき特性図を得た。な
お、第３図において、○印は本発明装置による場合を、
Ｘ印は従来装置による場合を夫々示す。同図よシ、本発
明が従来と比べ５ｔＯ２膜のエツチング量が狭い範囲に
分布していることが明らかである。
、第３図に示すウェハ面内のばらつき特性図を得た。な
お、第３図において、○印は本発明装置による場合を、
Ｘ印は従来装置による場合を夫々示す。同図よシ、本発
明が従来と比べ５ｔＯ２膜のエツチング量が狭い範囲に
分布していることが明らかである。
以上詳述した如く本発明によれば、従来と比ベエッチン
グばらつきを低減しえる信頼性の高い半導体製造装置を
提供できる。
グばらつきを低減しえる信頼性の高い半導体製造装置を
提供できる。
第１図は本発明の一実施例に係るＲＩＥ ｖｃ置の説明
図、第２図は同装置のターンテーブルの平面図、第３図
は従来及び本発明のＲＩＥ装置によるＳ１０．膜のエツ
チング量とサンプル数との関係を示す特性図である。 １・・・エツチング室、２川ターンテーブル、３・・・
下部電極部、４・・・ウェハ載置部、５・・・テーブル
本体、６，８．９・・・ギア、７・・・高周波電源、１
０・・・上部電極、１ノ・・・ガス導入口、Ｊ２・・・
ｙｘ排出口。 出願人代理人 弁理士 鈴 江 武 彦・第１図 第２図 第３図
図、第２図は同装置のターンテーブルの平面図、第３図
は従来及び本発明のＲＩＥ装置によるＳ１０．膜のエツ
チング量とサンプル数との関係を示す特性図である。 １・・・エツチング室、２川ターンテーブル、３・・・
下部電極部、４・・・ウェハ載置部、５・・・テーブル
本体、６，８．９・・・ギア、７・・・高周波電源、１
０・・・上部電極、１ノ・・・ガス導入口、Ｊ２・・・
ｙｘ排出口。 出願人代理人 弁理士 鈴 江 武 彦・第１図 第２図 第３図
Claims (1)
- ガス導入口及び排出口を設けたエッチング室と、このエ
ッチング室内に回転可能に設けられ、ウェハを載置しか
つ下部電極を兼ねる機能を有したターンテーブルと、前
記エッチング室内でかつターンテーブルの上方に設けら
れた上部電極と、高周波電源とを具備する半導体製造装
置において、ウェハが自転することを特徴とする半導体
製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10442085A JPS61263129A (ja) | 1985-05-16 | 1985-05-16 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10442085A JPS61263129A (ja) | 1985-05-16 | 1985-05-16 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61263129A true JPS61263129A (ja) | 1986-11-21 |
Family
ID=14380199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10442085A Pending JPS61263129A (ja) | 1985-05-16 | 1985-05-16 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263129A (ja) |
-
1985
- 1985-05-16 JP JP10442085A patent/JPS61263129A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337193B2 (ja) | ||
| JPH08195428A (ja) | 真空吸着装置 | |
| JPS61196534A (ja) | フオトレジスト塗布装置 | |
| US4662059A (en) | Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces | |
| JPS6210687B2 (ja) | ||
| JPS61263129A (ja) | 半導体製造装置 | |
| JPH076986A (ja) | 半導体基板研削方法 | |
| JP3222620B2 (ja) | 放電処理装置 | |
| JPS59217330A (ja) | 反応性イオンエツチング装置 | |
| JPS63137427A (ja) | 半導体製造装置 | |
| JPH02219213A (ja) | レジスト塗布装置 | |
| JPH0632673Y2 (ja) | レジスト塗布装置 | |
| JPH0663107B2 (ja) | 平行平板型ドライエツチング装置 | |
| JPS6243142A (ja) | 半導体装置及びその使用方法 | |
| JPH0513290A (ja) | 半導体ウエーハ | |
| JPS591386B2 (ja) | 回転塗布装置 | |
| US11482408B2 (en) | Method of processing wafer | |
| JPS6118132A (ja) | ドライエツチング装置 | |
| JPS63206484A (ja) | 反応性イオンエツチング装置 | |
| JPS59172236A (ja) | 反応性イオンエツチング装置 | |
| JPH0451473Y2 (ja) | ||
| JP3325630B2 (ja) | ウェーハのパターン形成方法 | |
| JPS642189B2 (ja) | ||
| JPS6273726A (ja) | 半導体装置の製造方法 | |
| JPS5812336A (ja) | バキユ−ム・チヤツク |