JPS61263126A - 有機膜の除去方法 - Google Patents

有機膜の除去方法

Info

Publication number
JPS61263126A
JPS61263126A JP10469485A JP10469485A JPS61263126A JP S61263126 A JPS61263126 A JP S61263126A JP 10469485 A JP10469485 A JP 10469485A JP 10469485 A JP10469485 A JP 10469485A JP S61263126 A JPS61263126 A JP S61263126A
Authority
JP
Japan
Prior art keywords
plasma
chamber
gas
mixed gas
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10469485A
Other languages
English (en)
Inventor
Isamu Hijikata
土方 勇
Noboru Uehara
植原 昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Denshi Kagaku KK
Original Assignee
Tokyo Denshi Kagaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Denshi Kagaku KK filed Critical Tokyo Denshi Kagaku KK
Priority to JP10469485A priority Critical patent/JPS61263126A/ja
Publication of JPS61263126A publication Critical patent/JPS61263126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 発明はプラズマ発生室と反応処理室とを分離した処理チ
ャンバーを用いて、基体表面に存在する有a膜を除去す
る方法に関する。
(従来の技術) 基体表面に形成した有機膜を除去することは半導体集積
回路の製造工程など種々の分野で行われている。
例えば半導体集積回路の製造工程においては、微細パタ
ーンを形成するためにホトレジスト或いは有機絶縁膜な
どの有機膜を基体表面に形成し、これら有JR,膜をそ
れぞれの役目を達成したならば除去するようにしている
そして斯る有機膜の除去方法としては1強酸或いは有機
溶剤によって溶解除去していたが、使用できる薬剤が限
定されるとともに、作業環境や廃棄処理の問題があるた
め、現在ではプラズマを利用したドライ化が主流を占め
ている。
このプラズマを利用した方法としては、特開昭52−1
13164号に開示されるように、表面に有機膜を形成
した基体(シリコンウェハー)をチャンバー内にセット
し、このチャンバー内に減圧条件下でフレオン(CFり
と酸素ガスとの混合ガスを導入し、この混合ガスをプラ
ズマ化し、この活性種(ラジカル)によって有機膜の主
鎖を切断して気化(GO2、Coo、 [20) して
除去するようにしたものである。
この方法によると、有機膜の除去は有効に行えるのであ
るが、プラズマ中に存在するイオンや荷電粒子によって
基体自体に損傷を与え、また基体の温度上昇を招いて不
良品を生じる問題がある。
そこで、プラズマ処理チャンバー内をプラズマ発生室と
反応処理室とに分離し、プラズマ発生室内で生じたイオ
ンや荷電粒子による基体への、衝撃を少なくするように
したものが特公昭54−32740号として提案されて
いる。
(発明が解決しようとする問題点) 上述した分離型の処理チャンバーを使用する場合、プラ
ズマ発生室で生じた酸素ラジカル等の活性種が、反応処
理室内にセットした基体表面に到達するまでにその活性
度が弱くなり、その結果、有機膜の除去に時間がかかり
、量産性に劣るという問題がある。
(問題点を解決するための手段) と記問題点を解決すべく本発明は、内部電極によって処
理チャンバー内をプラズマ発生室と反応処理室とに分離
するとともに、プラズマ発生室に導入するガスを、ヘキ
サフルオロエタン及びトリフルオロメタンの少なくとも
一方と酸素との混合ガスとすることで、基体へのダメー
ジを少なくしつつ処理時間を短縮し得るようにした。
(実施例) 以下に本発明の実施例を添付図面に基づいて説明する。
第1図は本発明に係る有機膜除去方法を実施する処理チ
ャンバーの断面図であり、処理チャンバー(1)はアル
ミニウム或いは合成石英等からなる筒状本体(2)の上
部を板状をなす石英ガラス(3)にて閉塞し、この石英
ガラス(3)の上面に高周波発振器(4)につながる薄
板状外部電極(5)を固着し、また筒状本体(2)の底
部には基体(W)の載置台(6)を気密に嵌合し、更に
筒状本体(2)内部には多数の小孔(7a)・・・を形
成した薄板状内部電極(7)を設け、この内部電極(7
)にて筒状本体(2)内を上部のプラズマ発生室(Sl
)と下部の反応処理室(S2)とに分離している。そし
てプラズマ発生室(S +)を形成する本体側壁には反
応ガス導入口(8)を、反応処理室(S2)を形成する
本体底部には反応ガス排出口(9)をそれぞれ穿設して
いる。更に、プラズマ発生室(Sl)及び反応処理室(
S2)は本体(2)に設けた監視窓(10) 、(II
)にて内部を監視し得るようになっている。
ここで、本実施例にあっては、外部電極(5)、内部電
極(7)及び載置台(6)上面とが平行となるようにし
、プラズマアッシング処理或いはプラズマクリーニング
処理が均一になされるようにしている。
以上の如き処理チャン八−(1)を用いた有機膜のアッ
シングの実験例を具体的な数値をもって示す・ [実験例1] 先ず、1.2 μ層厚のポジ型ホトレジス) (OFR
P−800:東京応化工業■製)を表面に形成した5イ
ンチサイズのシリコンウェハー(りをa置台(6)上に
セットし、反応ガス導入口(8)からヘキサフルオロエ
タンを5容量%、酸素を残部とした混合ガスを導入し、
処理チャンバー内をiso、。
Paに減圧した後、電極(5)、(?)間に25(IW
(7)高周波を印加しプラズマ発生室(So内にプラズ
マを発生させた。
その結果、プラズマ発生から1分間でウェハー(W)表
面の有Ia膜(ホトレジスト)は完全に除去された。ま
たこの除去に伴うウェハー自体のエツチング(ダメージ
)は全くなかった。
[実験・例2] [実験例1]におけるヘキサフルオロエタンの代りにト
リフルオロメタンを用い、他の条件は[実験例1]と同
一としてアッシング処理を行った。
その結果、プラズマ発生から57秒後に、ウェハー表面
の有機膜は完全に除去され、且つウエバー自体のエツチ
ングは全くなかった。
[実験例3] ヘキサフルオロエタンを2容量%、トリフルオロメタン
を3容量%、酸素を残部とした混合ガスを処理チャンバ
ー内に導入し、他の条件は[実験例1]と同一としてア
ッシング処理を行った。
その結果、プラズマ発生から1分間でウェハー表面の有
機膜は完全に除去され、且つウェハー自体のエツチング
は全く見られなかった。
[実験例4] 酸素ガスのみを処理チャンバー内に導入し、他の条件は
[実験例1]と同一としてアッシング処理を行った。
その結果、有機膜を除去するのに20分間を要した。尚
、ウェハー自体のエツチングについては殆どなかった。
以上の如く、本発明によると有機膜の除去を単時間で行
え、且つ基体にダメージを与えないのは、先ず処理チャ
ンバーをプラズマ発生室と反応処理室とに分離したため
、基体にダメージを与えるイオンや荷電粒子などが内部
電極に収集されるため、基体に対するダメージがなく、
且つ処理ガスを酸素とヘキサフルオロエタン、トリフル
オロメタンとの混合ガスとしたことによって、処理ガス
の活性効率が高く、反応にあずかる有効成分(ラジカル
)の寿命が長くなるため、内部電極の小孔を通過して基
体表面に到達するまでの間に活性が弱まることがなく、
よって有機膜の除去時間が短くなる。ちなみに、テトラ
フルオロメタンを少量混合した反応ガスを用いた場合に
は、除去時間は短くなったが、ポリシリコン、窒化シリ
コン、モリブテンシリサイドなどの基体上に、選択的に
形成されたレジストをアッシング時間するとき、レジス
トと基体とのアッシングの選択比が小さいため、これら
の基体をエツチングしてしまい、好ましくない。
第2UA乃至第7図はヘキサフルオロエタン又はトリフ
ルオロメタンの混合割合及び混合ガス圧力とアッシング
速度又は選択比(レジストとポリシリコンとを、同じ条
件でプラズマ処理したときに、アッシング速度とエツチ
ング速度の比)との関係を示すグラフであり、このグラ
フからヘキサフルオロエタン及びトリフルオロメタンの
いずれも酸素ガスに混合することで、従来に比ベアッシ
ング時間の短縮が図れ、基体との選択比が高くなる(ダ
メージが小さくなる)ことが分った。そして、上記ヘキ
サフルオロエタン及びトリフルオロメタンの混合割合と
しては混合ガスに対する容量割合で1%未満であるとア
ッシング時間は従来と殆ど変らず、また30%を越える
と基体との選択比が悪くなり、基体をエツチングしてし
まう可能性が生じるため混合ガス中のヘキサフルオロエ
タンまたはトリフルオロメタンの容量割合としては1〜
30%、好ましくは2〜10%とするのが最適といえる
また、混合ガスの圧力としては0.1〜too Tor
rの範囲とするのが好ましく、最適範囲としては0.5
〜3.OTorrとする。
更に実施例にあっては基体としてポリシリコンを用いた
が、この他に酸化シリコン、アルミニウム、窒化シリコ
ン、モリブデンシリサイド、タングステンシリサイド、
タンタルなどについても同様の結果が得られた。また、
実施例にあってはアッシング処理についてのみ説明した
が、本発明方法は、例えば基体表面の有機膜を有機溶剤
等を用いて除去した後の残渣を除去する所謂クリーニン
グ処理としても応用し得ることは勿論である。
(発明の効果) 以−にに説明した如く本発明方法によれば、シリコンウ
ェハーなどの無機物からなる基体表面に形成された有機
膜を短時間で除去することができ、極めて措、産性に優
れ、■、つ基体に与えるダメージも少ないのでLSIJ
fiLSI等の半導体集積回路の製造プロセスに適用し
て極めて有効である。
【図面の簡単な説明】
:51図は未発明方法の実施に用いる処理チャンバーの
断面図、第2図はヘキサフル才口エタンガスの混合割合
とアッシング速度との関係を示すグラフ、第3図はヘキ
サフルオロエタンガスの混合割合と選択比との関係を示
すグラフ、第4図はトリフルオロメタンガスの混合割合
とアッシング速度との関係を示すグラフ、第5図はトリ
フルオロメタンガスの混合割合と選択比との関係を示す
グラフ、第6図は混合ガス圧力とアッシング速度との関
係を示すグラフ、第7図は混合ガス圧力と選択比との関
係を示すグラフである。 尚、図面中(1)は処理チャンバー、(2)は処理チャ
ンバ一本体、(5)は外部電極、(6)は載置台、(7
)は内部電極、 (S+)はプラズマ発生室、(!l)
は反応処理室、(す)は基体である。 特許出願人  東京電子化学株式会社 代理人 弁理士  下  1) 容一部間   弁理士
   大   橋   邦   部同  弁理士  小
  山     右同  弁理士  野  1)   
 茂第2図 第3図 う毘合tII分(’/、) 第4図 混8r割合(%) 遍、&割べ%)

Claims (2)

    【特許請求の範囲】
  1. (1)多数の小孔を形成した内部電極によってチャンバ
    ー内をプラズマ発生室と反応処理室に分離し、反応処理
    室には表面に有機膜を形成した基体をセットし、プラズ
    マ発生室にはヘキサフルオロエタン及びトリフルオロメ
    タンの少なくとも一方と酸素との混合ガスを供給し、こ
    の混合ガスをプラズマ化して活性化することで基体表面
    の有機膜を分解・気化せしめるようにしたことを特徴と
    する有機膜の除去方法。
  2. (2)前記混合ガス中のヘキサフルオロエタン又はトリ
    フルオロメタンの割合は1〜30容量%であることを特
    徴とする特許請求の範囲第1項記載の有機膜の除去方法
JP10469485A 1985-05-16 1985-05-16 有機膜の除去方法 Pending JPS61263126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10469485A JPS61263126A (ja) 1985-05-16 1985-05-16 有機膜の除去方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10469485A JPS61263126A (ja) 1985-05-16 1985-05-16 有機膜の除去方法

Publications (1)

Publication Number Publication Date
JPS61263126A true JPS61263126A (ja) 1986-11-21

Family

ID=14387582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10469485A Pending JPS61263126A (ja) 1985-05-16 1985-05-16 有機膜の除去方法

Country Status (1)

Country Link
JP (1) JPS61263126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186623A (ja) * 1987-07-16 1989-07-26 Texas Instr Inc <Ti> 処理装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186623A (ja) * 1987-07-16 1989-07-26 Texas Instr Inc <Ti> 処理装置及び方法

Similar Documents

Publication Publication Date Title
KR100363340B1 (ko) 플라즈마처리방법
WO2018089536A1 (en) Removal methods for high aspect ratio structures
KR20010032030A (ko) 자체 세정가능한 에칭 공정
JPH02114525A (ja) 有機化合物膜の除去方法及び除去装置
JP2000173993A (ja) プラズマ処理装置およびエッチング方法
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
JP2700316B2 (ja) 有機物質表面の改質方法
JPS6240728A (ja) ドライエツチング装置
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
JPS61263126A (ja) 有機膜の除去方法
JPS61267325A (ja) 有機膜の除去方法
JP2001308070A (ja) ドライエッチング装置およびそれを用いた半導体基板の処理方法
JP2624243B2 (ja) 有機膜の除去方法
JP3893939B2 (ja) レジスト剥離装置、レジスト剥離方法、半導体装置の製造方法
JP2681058B2 (ja) ドライエッチング方法
JPS63260033A (ja) プラズマ反応処理装置
JP2005026348A (ja) プラズマ処理方法
JPS61214434A (ja) 有機膜の除去方法
JPH1050680A (ja) 白金薄膜の乾式食刻方法
JPH02162730A (ja) 半導体装置の製造方法
JPH0517880Y2 (ja)
JPH05275325A (ja) 半導体装置の製造方法
JPH0451520A (ja) 半導体装置の製造方法
JPS62125627A (ja) 有機膜の除去方法
JPH07106298A (ja) 半導体基板の処理方法