JPS61262958A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主として非同期動作するシステム間でデー
タ伝送を行なうデータ伝送装置に関し７、特にデータを
選択的に条件分岐さセるデータ伝送装置に関するもので
ある。

〔従来の技術〕

従来、非同期システム間でデータ伝送を行なう方法とし
ては、ＦＩＦＯ（ファーストイン・ファースＩ・アラＩ
・）メモリをシステム間のバッファとして用いる方法が
一般的であった（インタフェイス　１９８４年８月号　
第２６８頁〜第２７０頁参照）。

例えば、非同期に動作するＡシステムとＢシステム間で
データ伝送を行なう場合には、第６図に示されるように
、Ａシステム１の出力とＢシステム２の入力との間にＦ
ＩＦＯメモリ３を接続し、Ａシステム１の出力をバッフ
ァする構成がとられる。

また複数の非同期システム間でデータ伝送を行なう場合
には、第７図に示されるように、各非同期システム４〜
７間にＦＩＦＯメモリ８〜１ｏを接続する構成がとられ
る。

ところで従来のデータ伝送装置では、ＦＩＦＯメモリは
串にデータのバッファ機能を有するだけであるので、こ
のようなＦＩＦＯメモリを非同期システム間のデータ伝
送に用いるようにすると複数の非同期システムを直列的
にしが接続することができず、そのためＦＩＦＯメそり
によって接続された全体システムは小線なカスヶーＩＸ
接続によるパイプライン処理機構を構築するにすぎず、
その自由度が極めて低いという問題があった。

これに対し、本件出願人は、非同期システム間を接続し
て全体システムを構築する際に大きな自由度を与えるこ
とのできるデータ伝送装置を開発し、出願している（特
願昭６０−３３０３５号、特願昭６０−３３０３６号参
照）。これは非同期自走式ンフトレジスタを用いて入力
データ伝送路、出力データ伝送路２仔岐データ伝送路２
合流データ伝送路を構成し、入力データ伝送路−ヒのデ
ータが分岐ずべきデータであるか否かを分岐判定手段で
判定し、分岐すべきデータであるときはこのデータを人
力データ伝送路から分岐データ伝送路にり、え、それ以
外のときは入力データ伝送路上のデータを出力データ伝
送路に与えるようにし、一方、人力及び出力データ伝１
ＸＩ２Ｆｚ−１−に空きバッファがあるときは合流デー
タ伝送路上のデータを出力データ伝送路に与える５Ｊ−
うにし、これらにＪ：り非同期システムを直列的のみな
らず並列的にも接続できるようにしたものである。

〔発明が解決しようとする問題点〕

ところで」二連のようなデータ伝送装置はこれを用いて
例えば情報処理装置を構築することが嵩えられるが、情
報処理装置においては、一般にその動作状態として、プ
ログラムロード前の状態（コールドステー１−）、プ「
１グラムロード状態（ウオームステート）、プログラム
ロート後処理実行状態（ボットステート）等があり、従
って上述のデータ伝送装置においてもこれらの動作状態
に応じたデータの分岐条件が変更できるようにするのが
望ましい。

しかるに上述のデータ伝送装置では、データの分岐条件
についζはこれを固定したものとして扱っており、動作
状態に応じて変更することを全く考慮しておらす、処理
の柔軟性の面で好ましくないという問題があった。

この発明は、以トのような問題点に鑑みてなされもので
、動作状態に応じてデータの分岐条件を変更できるデー
タ伝送装置を提供することを目的としている。

〔問題点を解決するための手段〕

本発明は、入力データ伝送路、出力データ伝送路及び分
岐データ伝送路を自走式シフトレジスタを用いて構成し
、又外部から入力された分岐条件でもって入力データ伝
送路−トのデータが分岐データか否かを判定する分岐判
定手段と、入力データ伝送路上のデータを通常は出力デ
ータ伝送路に、分岐データの時は分岐データ伝送路に与
える分岐制御手段と、複数の分岐条件を有し、この複数
のうちの１つの分岐条件を入力データ伝送路上のデータ
の内容に応じて選択指定し、これを分岐判定手段に与え
る分岐条件発生手段とを設けるようにしたものである。

〔作用〕

この発明においては、分岐条件発生手段は複数の分岐条
件を有しており、この複数の分岐条件のうちの１つが入
力データ伝送路上のデータの内容に応じて選択指定され
て、これが分岐判定手段に辱えられ、こうして動作状態
に応じて分岐条イ１が変更されるものである。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図ないし第５図は本発明の一実施例にょ乙データ伝
送装置を示す。第１図は本実施例の全体構成図を示し、
図において、１），１２．１３は非同期自走式シフトレ
ジスタを用いて構成された入力データ伝送路、出力デー
タ伝送路及び分岐データ伝送路、１４は入力データ伝送
路ｌｌ上のデータを出力データ伝送路１２または分岐デ
ータ伝送路１３に与える分岐制御部、１５は分岐条件が
入力さｈ、これと入力データ伝送路１］、、！−のデー
タの有する条件とを比較して両者が一致したときは分岐
制御部１４に分岐制御信号を与える分岐判定部、１６は
複数の分岐条件を有し、この複数のうちの１つの分岐条
件を人力データ伝送路１）−）：のデータの内容に応じ
て選択指定し、これを分岐判定部１４に与える分岐条件
発生部である。

また第２図及び第３図は入力データ伝送り！４１）゜出
力データ伝送路１２及び分岐データ伝送路１３に用いら
れる非同期自走式シフトレジスタの一例を示す。第２図
において、１９は並列データラッチ、２０は３人力ＮＡ
ＮＤ２１．’２人力Ｎ　Ａ　Ｎ　Ｄ２２．２３によって
構成され、並列データラッチ１９に立上りエツジトリガ
を与える転送制御回路（以下Ｃ素子と記す）である。非
同期自走式うノットレジスタとは、入力されたデータを
次段のレジスタが空い一ζいることを条件としてシフト
クロックを用いずに自動的に出力方向にシフトしていく
ようなレジスタをいい、データのへソファ機能を有する
ものである。そしてこの非同期自走式シフトＬノジスタ
は並列データラッチ１９とＣ素子２゜とから構成され、
Ｃ素子２０はＰＯ，Ｐ３の２つの入力を受け、ＰＩ、Ｐ
２の２つの出力を出すものであり、０素子２０の内部状
態はこの４′つの信号ＰＯ−Ｐ３の状態によって決定さ
れ、下表に示すように５Ｑ−３１３の９つの状態をとる
。なお以下の説明では、論理値の０．１は各々信号値の
ローレベル、ハイレベルに相当するものとする。

表　　１ 次にＣ素子２０の上述の９ｆ態５Ｏ−３８の遷移図を第
４図に示す。図において、仲は条件付きの状態遷移、−
・は無条件の状態遷移、Ｐｌｌ、Ｐｌｌ等は各々信号値
の０から１．１から０への変化を示す。第４図に示した
サイクルＡを回るか、サイクルＢを回るかはシフトレジ
スタの次段が受は入れ可能になる時刻と、前段が出力可
能になる時刻の早遅によるものであり、いずれにせより
イクルＡ又はサイクルＢを回ることによって前段のデー
タを次段に伝播させることが可能である。

このような非同期自走式シフトレジスタを第３図に示す
ように多段に接続することによってＣ素子２０が第４図
に示す状態遷移を行なって並列デークラッチ１９間でデ
ータの自律的な伝播が行なねれる。

また第５図は本実施例装置の置体的な回路構成の１例を
示し、図において、入力データ伝送路１）、出力データ
伝送路１２及び分岐データ伝送路１３は並列データラッ
チ１９とＣ素子２０とを含む非同期自走式ソフトレジス
タによって構成され、分岐制御部１４は並列データラッ
チ２４ａ、２４ｂ、　　４人力ＮＡＮＤデーＬ　２５　
ａ〜２５　ｄ、　　２人力ＮＡＮＤゲート２６ａ〜２６
ｄ、２人力ＯＲゲート２７及びＤ型ラッチ２８によって
構成されている。また分岐判定部１５はｌ）型フリップ
フロップ２９．比較データラツチ３０．マスクデータレ
ジスタ３１．排他的論理和回路３２．オープンコ１クタ
２人力Ｎ’　Ａ　Ｎ　Ｉ）デー　Ｉ−３３及びＤ型フリ
ソプフ「トップ３４によって構成されている。また分岐
条件発生部１６はデコーダ３５．比較データレジスタ３
６ａ〜３６（Ｉによって構成されている。

次に第１図を用いて本装置のおおまかな動作について説
明する。入力データ伝送路１）にデータが入力されると
、分岐条件発生部１６でこのデータの内容に応じて複数
のうちの１つの分岐条件が選択指定され、この分岐条件
は分岐判定部１５に入力される。すると分岐判定部１５
ではこの入力された分岐条件と入力データ伝送路１）に
のデータの有する条件とが比較され、両条件が一致する
と分岐制御部１４は入力データ伝送路１）七のデ−タを
分岐データ伝送路１３に与え、−万両条件が一致しない
場合には分岐制御部１４は入力データ伝送路１）上のデ
ータを出力データ伝送路１２に与えることとなる。

次に第５図を用いて動作をより詳細に説明する。

ここでデータは複数ワードからなるバケットの形態をと
っており、かつ各ワードはデータ部とは別にＢＯＰ、Ｅ
ＯＰの２ピツドのタグピッｌを持ち、先頭ワードのＢＯ
Ｐが１．末尾のり一部′のＥＯＰが１であり、その他の
場合にはＢＯＰ、ＥＯＰともに０であり、また先頭ワー
ドは分岐条件となる先行情報を有している。

バケットの先頭ワードが入力データ伝送路１）に入力さ
れ、これがＣ素子２０ｄの段に達し、並列データラッチ
１９ｄにラッチされると、デコーダ３５で並列データラ
ッチ１９ｄの出力データの内容の一部がデコードされ、
それに応し、ｔめ分岐条件が設定されている比較データ
レジスタ群３６ａ〜３６ｄのうちの１つが１旨定され、
この１／ジスタ３６ａ〜３６ｄの値が比較データラッチ
３０にランチされ、こうして分岐条件の設定がなされる
。また入力データ伝送路ｌ】に入力された先頭ワードが
Ｃ素子２０ａの段まで達すると、Ｃ素子２０ａのＰ２出
力はＯから１に変化し、前段の並列データラッチ１つに
ランチされている先頭ワード゛は並列データラッチ１９
ａにランチされる。するとノートＡ（ＢＯＰビット）は
Ｏから１に変化するので、Ｄ型フリッププロップ２９は
並列データラッチ１９ａと同様に、バケットの先頭ワー
ドをラッチし、このラッチされた先頭ワードは排他　　
。

的論理和回路３２で比較データラッチ３０の値（分岐条
件）と比較され、その比較結果のうち比較不要ピッ］・
についてはマスクデータ【／ジメタ３１の値とのＮＡＮ
Ｄがとられることによりマスクされ、こうして分岐の判
定が行なわれて、この分岐判定結果はＤ型フリップフロ
ップ３４に出力される。このときパケソＩ・は入力デー
タ伝送路１）ａ上を伝播しており、その先頭ワードがＣ
素子２０ｂの次段まで達するとノー１”Ｂ（ＢＯＰピッ
１−）が０から１に変化するので、１）型フリソプフロ
ソプ３４＆！３１岐判定結果をランチする。

一方、このバケットに先行するパケットのｉｍ通過後ノ
ー１”ｃ（ＥＯＰビット）とノードｒ）（Ｃ’素子２０
ｃのＰ２出力）がともにＯとなった時に、Ｄ型ランチ２
８はＤ型フリップフロップ３４からの分岐判定結果をラ
ンチし、分岐判定結果がＯ１即ち分岐させない場合には
Ｄ型ラッチ２８はＮＡＮＤゲート２５ｃ、２５ｄに０、
ＮＡＮＤゲート２！５ａ、２５ｂに１を出力し、これに
よりバケットは並列データラッチ２４ａを経て出力デー
タ伝送路１２に伝播され、又分岐判定部１５内、即ち分
岐させる場合にはＤ型ラッチ２８はＮＡＮＤゲー）デー
ｃ、２５ｄに１、ＮＡＮＤゲ−１２５ａ　。

２５ｂに０を出力し、これによりパケットは並列データ
レジスタ２４ｂを経て分岐データ伝送路１３に伝播され
る。このときＮＡＮＤゲ−１・２５ａ。

２５ｃと同様の動作を行なうオーブンコレクタＮＡＮＤ
ゲート２５ｂ、２５ｄを設けてこれらの出力を負論理ワ
イヤードＯＲ、Ｌ、てこれをＣ素子２０Ｃの１３人力に
接続していることから、パケットが出力２分岐のいずれ
のデータ伝送［１２，１３に伝播されてもＣ素子２０Ｃ
の１３人力には応答が返される。　　１ 以上のような本実施例の装置では、入力データ伝送路上
のデータの内容に応じて分岐条件を選択するようにした
ので、動作モードに応じた分岐条件の変更が可能となり
、処理の柔軟性を向上できる。例えば同一内容を保持す
べき複数のメモリにプログラム等をロードする場合には
各メモリに対してプログラムロードのためのバケットデ
ータを選択的に送り込む必要があり、一方初期化が完了
してプログラム実行時にはこれらのメモリが負荷分散的
に使用されるのが望ましい。このように動作モードに応
じて分岐条件を変更すべき必要が生じた場合、上記先願
に係るデータ伝送装置では、動作モードによって分岐条
件を変更するという配慮がなされていなかったのに対し
、本装置ではこの要求を満たすことが可能である。

なお上記実施例では分岐判定部１５内の比較データラッ
チ３０の値（分岐条件）を選択指定する場合について説
明したが、本発明は分岐判定部１５内のマスクデータレ
ンスタ３１の値を変更する場合等、その他の場合につい
ても同様に適用でき、特許請求の範囲記載の「分岐条件
」はかかる広義の意味で用いている。

また、上記実施例では非同期システム間でデータ伝送を
行なう場合について説明したが、本発明は同期システム
間がデータ伝送を行なう場合についても同様に通用でき
、この場合にはＣ素子を同期型Ｃ素子とすればよい。

〔発明の効果〕

以上のように本発明によれば、データ伝送装置において
、選択的分岐を行なえるようにするとともに、その分岐
条件を動作モードに応じて変更するようにしたので、処
理の柔軟性を大幅に向」二できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータ伝送装置の全体
構成図、第２図及び第３図はともに上記装置において用
いられる非同期自走式シフトレジスタの１例を示す回路
構成図、第４図はこの非同期自走式シフトレジスタの機
能を説明するための回、第５図は上記装置の具体的な回
路構成図、第６図及び第７図は従来のデータ伝送装置を
示す図である。 １）・・・入力データ伝送路、１２・・・出力データ伝
送路、１３・・・分岐データ伝送路、１４・・・分岐制
御部、１５・・・分岐判定部、１６・・・分岐条件発生
部。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）システム間のデータ伝送を行なうデータ伝送装置
   であって、複数のデータラッチ及び隣接段の転送制御回
   路からの制御信号に応じて自段のデータラッチを制御す
   る各段の転送制御回路からなる自走式シフトレジスタを
   用いて構成された入力データ伝送路、出力データ伝送路
   及び分岐データ伝送路と、外部から入力された分岐条件
   でもって上記入力データ伝送路上のデータが分岐すべき
   データか否かを判定する分岐判定手段と、通常は上記入
   力データ伝送路上のデータを上記出力データ伝送路に与
   え上記分岐判定手段が上記入力データ伝送路上のデータ
   を分岐すべきデータと判定した時は該データを上記分岐
   データ伝送路に与える分岐制御手段と、複数の分岐条件
   を有し上記入力データ伝送路上のデータの内容に応じて
   複数のうちの１つの分岐条件を選択しこれを上記分岐判
   定手段に与える分岐条件発生手段とを備えたことを特徴
   とするデータ伝送装置。