JPS61260758A - 混成集積回路の節電方法 - Google Patents
混成集積回路の節電方法Info
- Publication number
- JPS61260758A JPS61260758A JP60101267A JP10126785A JPS61260758A JP S61260758 A JPS61260758 A JP S61260758A JP 60101267 A JP60101267 A JP 60101267A JP 10126785 A JP10126785 A JP 10126785A JP S61260758 A JPS61260758 A JP S61260758A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- state
- control signal
- current source
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は複数個の集積回路を搭載した混成集積回路の節
電方法に係り、特に密着形イメージセンサの各集積回路
を順次駆動する場合に好適な混成集積回路の節電方法に
関する。
電方法に係り、特に密着形イメージセンサの各集積回路
を順次駆動する場合に好適な混成集積回路の節電方法に
関する。
ファックスの読取部等には従来ＣＣＤセンサが用いられ
てきたが、最近原稿と同一寸法の奮着形センサが開発さ
れている〔例えば画像電子学会予稿８３−０４−１
参照〕。この密着形センサは、画素対応に設けた光電変
換素子の出力端に増幅器とアナログスイッチを設け、こ
のスイッチをシフトレジスタ制御によって順次オンさせ
ることにより画信号をとり出すものである。
てきたが、最近原稿と同一寸法の奮着形センサが開発さ
れている〔例えば画像電子学会予稿８３−０４−１
参照〕。この密着形センサは、画素対応に設けた光電変
換素子の出力端に増幅器とアナログスイッチを設け、こ
のスイッチをシフトレジスタ制御によって順次オンさせ
ることにより画信号をとり出すものである。
これらの増幅器、アナログスイッチ、シフトレジスタ等
は、ＬＳＩに組込んでも現在の技術では１０個以上のＬ
ＳＩチップを必要とする。また光電変換素子からの信号
レベルは極めて小さいが、増幅器はアナログスイッチの
高速動作に応じて作動しなければならないのでかなり大
きな電力を必要とする。従って上記のようなＬＳＩチッ
プを多数搭載した混成集積回路で消費される電力は大き
くなり、電源の容量が増大するばかりでなく、部品全体
の温度を上昇させて特性の変化や信頼性の低下をまねく
という欠点があった。
は、ＬＳＩに組込んでも現在の技術では１０個以上のＬ
ＳＩチップを必要とする。また光電変換素子からの信号
レベルは極めて小さいが、増幅器はアナログスイッチの
高速動作に応じて作動しなければならないのでかなり大
きな電力を必要とする。従って上記のようなＬＳＩチッ
プを多数搭載した混成集積回路で消費される電力は大き
くなり、電源の容量が増大するばかりでなく、部品全体
の温度を上昇させて特性の変化や信頼性の低下をまねく
という欠点があった。
本発明の目的は、少い電力で駆動できるようにＬ−ｆＣ
混成集積回路の節電方法を提供するにあるＯ 〔発明の概要〕 本発明は、各増幅器は当該スイッチがオンする時以外は
入力される光電変換素子からの信号を保持するだけの小
さい電力で作動しうろことに着目し、各増幅器へ供給す
る電流を当該増幅器出力端のスイッチがオンとされて信
号がとり出される時以外は小さくするようにしたことを
特徴とするものである。
混成集積回路の節電方法を提供するにあるＯ 〔発明の概要〕 本発明は、各増幅器は当該スイッチがオンする時以外は
入力される光電変換素子からの信号を保持するだけの小
さい電力で作動しうろことに着目し、各増幅器へ供給す
る電流を当該増幅器出力端のスイッチがオンとされて信
号がとり出される時以外は小さくするようにしたことを
特徴とするものである。
以下本発明の一実施例を説明する。第１図はｎ個の集積
回路ＩＣａ、ＩＣｂ＋ ・＝、ＩＣｎから構成された密
着形イメージセンサの実施例を示したもので、本発明の
特徴とするところは端子Ｐｗｌ 、 ＰＷＯが設けられ
ており、１つの端子Ｐｗｏは１つ置いて右隣りのＩＣの
端子Ｐｗｌに接続されている点である。各集積回路の構
成は同一であってその実施例が第２図に示されている。
回路ＩＣａ、ＩＣｂ＋ ・＝、ＩＣｎから構成された密
着形イメージセンサの実施例を示したもので、本発明の
特徴とするところは端子Ｐｗｌ 、 ＰＷＯが設けられ
ており、１つの端子Ｐｗｏは１つ置いて右隣りのＩＣの
端子Ｐｗｌに接続されている点である。各集積回路の構
成は同一であってその実施例が第２図に示されている。
この入力端子１にはＩＮ＋〜ＩＮｉのｉ個の端子があり
、１つの集積回路が１個の光′ば変換素子からの信号を
とり込む。この信号は増幅器Ａ１〜Ａｉを経由してスイ
ッチＳＳ＋ −ＳＳｉにより順次出力端子ＯＵＴへとり
出される。シフトレジスタ２は、左側の集積回路の端子
Ｓ Ｐ Ｏから自回路の端子ＳＰＩへ受は取ったパルス
を１ピツトづつシフトし、そのたびにスイッチＳＳ＋
、 ８８２゜・・・を順次オンとする。ｉ回のシフトが
終ると端子ＳＰＯから右側の集積回路へパルスを出力す
る。このようにして第１図の集積回路は順次左から右へ
と光電変換素子からの信号をとり込む動作を行う。この
場合スイッチＳＳ＋ ＋ ＳＳ２＋・・・を高速で順次
駆動すると、出力端０１ＪＴに接続された負荷の容量を
短時間で充電できるだけの電流を出力する必要があり、
このため定電流源６が供給する電源もかなり大きな値で
なければならず、しかも回路の数が非常に多いことから
前述したような問題点があった。
、１つの集積回路が１個の光′ば変換素子からの信号を
とり込む。この信号は増幅器Ａ１〜Ａｉを経由してスイ
ッチＳＳ＋ −ＳＳｉにより順次出力端子ＯＵＴへとり
出される。シフトレジスタ２は、左側の集積回路の端子
Ｓ Ｐ Ｏから自回路の端子ＳＰＩへ受は取ったパルス
を１ピツトづつシフトし、そのたびにスイッチＳＳ＋
、 ８８２゜・・・を順次オンとする。ｉ回のシフトが
終ると端子ＳＰＯから右側の集積回路へパルスを出力す
る。このようにして第１図の集積回路は順次左から右へ
と光電変換素子からの信号をとり込む動作を行う。この
場合スイッチＳＳ＋ ＋ ＳＳ２＋・・・を高速で順次
駆動すると、出力端０１ＪＴに接続された負荷の容量を
短時間で充電できるだけの電流を出力する必要があり、
このため定電流源６が供給する電源もかなり大きな値で
なければならず、しかも回路の数が非常に多いことから
前述したような問題点があった。
そこで本発明では、対応スイッチがオンする時だけ大き
な電流を与えるように定電流源５を制御するが、増幅器
が選択される数ビツト前に正規の電流を供給する方法を
とると個々の増幅器を制御する必要があり、回路が非常
に複雑となる。この複雑さを解消するために、集積回路
単位で順次正規の電流を供給するようにすれば回路が簡
単となる。このために、第２図に示したよりにシフトレ
ジスタ２のシフト動作終了時に端子Ｐｗｏに制御信号を
出力する。この制御信号は第１図のように１つおいて右
側に配された集積回路の端子Ｐｗｌへ入力され、これは
その集積回路内の定電流源３が増幅器Ａ１〜Ａｔへ正規
の電流を供給するための制御入力となる。との入力は１
つ手前の集積回路が作動を開始する時点に与えられるこ
とにより、十分な時間的余祐をもって増幅器を待機状態
から駆動可能状態へと立上らせる。更にシフトレジスタ
のシフト動作終了時には画集積回路の定電流源３へも制
御信号が入力され、これは動作（光電変換素子４ ・ からの信号とり入れ）が終了したので定電流源ろを再び
元の待機状態へ戻す信号である。このようにして常時は
ほぼ２個の集積回路のみが正常の大きな電流を供給され
てそのうちの１個が信号のとり込み（スイッチオン）を
行っており、他は小電流の待機状態にあるから、混成集
積回路全体としての′成力消費量、従って発熱等も大幅
に低減させることができる。
な電流を与えるように定電流源５を制御するが、増幅器
が選択される数ビツト前に正規の電流を供給する方法を
とると個々の増幅器を制御する必要があり、回路が非常
に複雑となる。この複雑さを解消するために、集積回路
単位で順次正規の電流を供給するようにすれば回路が簡
単となる。このために、第２図に示したよりにシフトレ
ジスタ２のシフト動作終了時に端子Ｐｗｏに制御信号を
出力する。この制御信号は第１図のように１つおいて右
側に配された集積回路の端子Ｐｗｌへ入力され、これは
その集積回路内の定電流源３が増幅器Ａ１〜Ａｔへ正規
の電流を供給するための制御入力となる。との入力は１
つ手前の集積回路が作動を開始する時点に与えられるこ
とにより、十分な時間的余祐をもって増幅器を待機状態
から駆動可能状態へと立上らせる。更にシフトレジスタ
のシフト動作終了時には画集積回路の定電流源３へも制
御信号が入力され、これは動作（光電変換素子４ ・ からの信号とり入れ）が終了したので定電流源ろを再び
元の待機状態へ戻す信号である。このようにして常時は
ほぼ２個の集積回路のみが正常の大きな電流を供給され
てそのうちの１個が信号のとり込み（スイッチオン）を
行っており、他は小電流の待機状態にあるから、混成集
積回路全体としての′成力消費量、従って発熱等も大幅
に低減させることができる。
第３図は定電流源３の制御方法を概略的に示したもので
、任意の増幅器Ａｋの電流Ｉｃｅを待機及び正常状態の
値に制御するには、トランジスタＴｒｋの制御電圧Ｖｃ
ｖを変化させる。即ち前記の制御信号でこの電圧Ｖｃｖ
を制御するような構造とすればよく、それは既知の技術
で容易に実現可能である。
、任意の増幅器Ａｋの電流Ｉｃｅを待機及び正常状態の
値に制御するには、トランジスタＴｒｋの制御電圧Ｖｃ
ｖを変化させる。即ち前記の制御信号でこの電圧Ｖｃｖ
を制御するような構造とすればよく、それは既知の技術
で容易に実現可能である。
〔発明の効果〕
以上の実施例から明らかなように、本発明によれば、混
成集積回路の消費電力を大巾に低減でき、また熱による
特性劣化及び信頼性の低下を防止できるという効果があ
る。
成集積回路の消費電力を大巾に低減でき、また熱による
特性劣化及び信頼性の低下を防止できるという効果があ
る。
第１図は本発明を適用した混成集積回路のブロック図、
第２図は第１図の個々の集積回路の実施例を示す図、第
３図は定電流源の制御方法の説明図である。 ２・・シフトレジスタ ５・・・定電流源Ａ１〜Ａｉ・
・・増幅器 ＳＳ＋〜ＳＳｉ・・・スイッチ ＩＣａ〜ＩＣｎ・・・集積回路
第２図は第１図の個々の集積回路の実施例を示す図、第
３図は定電流源の制御方法の説明図である。 ２・・シフトレジスタ ５・・・定電流源Ａ１〜Ａｉ・
・・増幅器 ＳＳ＋〜ＳＳｉ・・・スイッチ ＩＣａ〜ＩＣｎ・・・集積回路
Claims (1)
- 混成集積回路を構成する複数個の集積回路を順次駆動す
る時の節電方法に於て、各集積回路に自回路の駆動状態
が終了した時に制御信号を出力する機能を有せしめると
ともに、１つの集積回路から上記制御信号が出力された
時に自集積回路の電源を駆動可能な状態から待機状態に
切換えかつ２個又は２個以上の予め定められた個数だけ
後に駆動される集積回路の電源を待機状態から駆動可能
状態に切換えるようにしたことを特徴とする混成集積回
路の節電方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101267A JPS61260758A (ja) | 1985-05-15 | 1985-05-15 | 混成集積回路の節電方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101267A JPS61260758A (ja) | 1985-05-15 | 1985-05-15 | 混成集積回路の節電方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61260758A true JPS61260758A (ja) | 1986-11-18 |
Family
ID=14296114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60101267A Pending JPS61260758A (ja) | 1985-05-15 | 1985-05-15 | 混成集積回路の節電方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260758A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231159A (ja) * | 1985-08-01 | 1987-02-10 | Seiko Epson Corp | 密着型イメ−ジセンサ |
| JPH0313058A (ja) * | 1989-06-09 | 1991-01-22 | Fuji Xerox Co Ltd | 画像読取装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157060A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | イメ−ジセンサ |
-
1985
- 1985-05-15 JP JP60101267A patent/JPS61260758A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157060A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | イメ−ジセンサ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231159A (ja) * | 1985-08-01 | 1987-02-10 | Seiko Epson Corp | 密着型イメ−ジセンサ |
| JPH0313058A (ja) * | 1989-06-09 | 1991-01-22 | Fuji Xerox Co Ltd | 画像読取装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0402736A3 (en) | Phase-difference detecting circuit | |
| JPS61163655A (ja) | 相補型半導体集積回路 | |
| EP0382540B1 (en) | Sensor chip and photoelectric conversion apparatus using the same | |
| KR100266714B1 (ko) | 반도체 기억장치 | |
| EP0335715A3 (en) | Input circuits | |
| US4609906A (en) | Digital-to-analog/analog-to-digital dual mode circuit | |
| JPS61260758A (ja) | 混成集積回路の節電方法 | |
| US4672244A (en) | Josephson logic integrated circuit | |
| JPH05227362A (ja) | 密着型イメージセンサ用集積回路 | |
| US3969717A (en) | Digital circuit to eliminate display flicker | |
| JPH05158429A (ja) | 情報伝達回路 | |
| JPS61157060A (ja) | イメ−ジセンサ | |
| EP0323183A2 (en) | Integrated circuit with photo sensor cells | |
| JPH07234747A (ja) | 出力信号ドライバ及びその駆動方法 | |
| JPS6320951A (ja) | イメ−ジ・センサ | |
| US6327057B1 (en) | Contact type linear image sensor | |
| JPH079468Y2 (ja) | 信号入力装置 | |
| JPH11112310A (ja) | 接点入力信号処理装置 | |
| JP2728430B2 (ja) | 半導体集積回路 | |
| JP2959305B2 (ja) | 半導体記憶装置 | |
| JPH10124485A (ja) | Ｍａｃのバンクレジスタ回路 | |
| KR100444316B1 (ko) | 반도체 메모리장치의 입력버퍼 | |
| SU962918A1 (ru) | Устройство дл вычислени логических выражений @ переменных | |
| JPH02134081A (ja) | イメージセンサ | |
| JPH04313892A (ja) | メモリのアドレス制御回路 |