JPH02134081A - イメージセンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、フォトダイオードを用いた電荷蓄積型のイ
メージセンサに関する。

（ロ）従来の技術 フォトダイオードに逆電圧を印加し、フォトダイオード
の空乏層が拡がることによって生じる電気２重層に電荷
を蓄積し、その電荷を光キャリアの再結合によって減少
させることにより、フォトダイオードが受光する光の強
度を検出する方法は、イメージセンサに於いて既に実用
化されている。

（ハ）発明が解決しようとする課題 しかしながら、従来のフォトダイオードを使用したイメ
ージセンサにおいては、読み出し駆動回路が′ｆ！１雑
になるという問題点があった。

この発明はこのような事情を考慮してなされたもので、
読み出し回路にマトリクス駆動方式を採用することに、
より読み出し回路数を低減させると共に、読み出し時間
の短縮化をはかったイメージセンサを提供するものであ
る。

（ニ）課題を解決するための手段 この発明は、複数の給電ラインと、給電ラインと同数の
フォトダイオードを一組とする複数組のフォトダイオー
ドを一列に配列したフォトダイオードアレイと、共通出
力ラインとを備え、更に、前記フォトダイオードの各組
について、フォトダイオードの各一端を各給電ラインに
接続する接続部と、各他端を相互に接続する共通接続部
と、共通接続部を介してフォトダイオードに所定のタイ
ミングで給電するための第１開閉素子と、給電されたフ
ォトダイオード電圧の変化を共通接続部を介して出力す
る増幅素子と、増幅素子の出力を所定のタイミングで前
記共通出力ラインに出力するための第２開閉素子とを備
え、かつ、６第１及び第２開閉素子の開閉タイミングを
順次制御するシフトレジスタを備えたことを特徴とする
イメージセンサである。

（ホ）作用 複数の給電ラインの内の１つに電源から給電が行われ、
シフトレジスタによって第１開閉素子が閉路されると、
電源から給電を受けている給電ラインに接続されたフォ
トダイオードに電荷が蓄積される。モしてフォトダイオ
ードが受光すると、その光量に対応する電荷が放電され
、共通接続部の電圧が変化する。その電圧は増幅素子に
よって出力され、シフトレジスタによって制御される第
２開閉素子によって所定タイミングで出力される。

従って、各給電ラインに順次電源から給電を行い、シフ
トレジスタがその給電に対応して第１及び第２開閉素子
を順次開閉することにより、いわゆるマトリックス駆動
が行われる。従って、フォトダイオードの各組について
第１及び第２開閉素子と増幅素子を１個づつ備えるだけ
で、全フォトダイオードの出力の読取が行われるので、
駆動回路が単純化されると共に読み取りの高速化をはか
ることができる。

（へ）実施例 以下、図面に示す実施例に基づいて、この発明を詳述す
る。これによって、この発明が限定されるものではない
。

第１図はこの発明の一実施例の概要を示すブロック図で
あり、ｌは第１給電ライン、２は第２給電ライン、３は
フォトダイオードアレイ、ＰＤはフォトダイオードアレ
イを構成するフォトダイオードであり、フォトダイオー
ドＰＤのアノード仰ｊはそれぞれ第１給電ラインｌ及び
第２給電ライン２に交互に接続され、カソード側は隣接
する２個のフォトダイオードＰＤ＠に互いに共通接続さ
れ、ポルチーシフ］ロア型アンプ４の入力に接続される
。フォトダイオードアレイ３の各々のフォトダイオード
ＰＤの出力はボルテージフォロア型アンプ４によってイ
ンピーダンス変換が行われ、アナログスイッチ５に入力
される。６はシフトレジスタである。第１及び第２給電
ライン１．２への給電を交互に行うと同時にシフトレジ
スタ６からの信号によってアナログスイッチ５を開閉さ
せるとフォトダイオードＰＤの出力はアナログイメージ
データＡＩＤとして取り出される。アナログイメージデ
ータＡＩＤはＡ／Ｄ変換器７によってデジタルイメージ
データＤＩＤに変換され、ＲＡＭ　８に記憶される。９
はＤＭＡアドレス生成回路、１０はアドレススイッチ回
路、１１はイメージ信号処理回路、１２はアドレスバス
である。ｌ）ＭΔアドレス生成回路９は、デジタルイメ
ージデータＤＩＡがフォトダイオードＰＤの配列順序に
従ってＲＡＭ８に記憶されろように、ＲＡＭ８のアドレ
スを制御する。ＲＡＭ８は、通常、イメージ信号処理回
路１１によってアクセスされるか、フォトダイオードＦ
Ｄからのデータを読み込む場合には、アドレススイッチ
回路ｌＯによってアドレスバス１２がＤＭＡアドレス生
成回路９側に切換えられ、イメージ信号処理回路１１を
介さずに、直接ＲＡＭ８にデータが記憶されるようにな
っている。

第２図は第１図の部分詳細電気回路図、第３図は第２図
の要部を示す等価回路図、第４図は第３図の各部の電圧
の時間的変化を示すタイムチャートである。これらの図
において、Ｄはブロッキングダイオード、Ｓはスイッチ
ング素子、５ａはアナログスイッチ５を構成するスイッ
チング素子である。

まず、第１給電ラインｌにバイアス電圧Ｖｓを印加し、
第２給電ライン２は０ボルト（接地）にする。次に、ス
イッチング素子Ｓを閉路にして、フォトダイオードＰＤ
にバイアス電圧Ｖｓを印加すると、その空乏層の拡がり
によって生じる寄生コンデンサＣ（第３図）が充電され
る。次に、スイッチング素子Ｓを開路にすると、フォト
ダイオードＰＤに入射する光量に比例した光電流ｔｐに
よって、コンデンサＣの電荷ｃｐが放電する。つまり、
第４図に示すように蓄積時間ＴＳ後のフォトダイオード
ＰＤの両端の電圧Ｖｄは Ｖｄ−Ｖｓ　　（＋／Ｃｐ）＃　５ｏＴｓｌｐ　　ｄｔ
となる。

まに、アンプ４の出力電圧Ｖ。は ｖｏ　＝　Ｖ　ｓ　　Ｖ　ｄ −（１／Ｃｐ）　・Ｓｏ”　Ｉ　ｐ　　ｄ　ｔとなり、
光電流ｔｐはフォトダイオードＰＤの端子電圧Ｖｄに依
存しないから Ｖ　ｏ　＝　Ｉ　ｐ−Ｔ　ｓ／　Ｃｐ となる。

このようにして、入射される光の光量によって電圧Ｖ。

が決定されるので、シフトレジスタ６がアナログスイッ
チ５を選択すると、この電圧ｖ０はアナログイメージデ
ータＩＭＤとして端子５ｂより出力される。シフトレジ
スタ６は順次スイッチング素子Ｓ及びアナログスイッチ
５を開閉して、各フォトダイオードＰＤからアナログイ
メージデータＡＩＤを取り出す。そして、第１給電ライ
ンｌに接続されたフォトダイオードＰＤからの読み出し
が終わると、第１給電ラインｌは接地されて、第２給電
ライン２にバイアス電圧Ｖｓが印加され、上記と同様に
第２給電ライン２に接続されたフォトダイオードＰＤの
読み出しが行われる。上記実施例においては給電ライン
が２つの場合、すなわち２分割マトリックス駆動しつい
て説明したが、３分割以上の多分割マトリックス駆動も
同様にして行うことができる。

（ト）発明の効果 この発明によれば、マトリックス駆動を行うことにより
読み出し回路の簡略化が可能となる。またＤＭＡアドレ
ス生成回路とアドレスバススイッチを使用すれば、イメ
ージ信号処理回路を介さずに直接イメージデータをＲＡ
Ｍに格納することができるので格納処理時間が短縮され
る。

【図面の簡単な説明】 第１図はこの発明の一実施例の概要を示すブロック図、
第２図は第１図の要部を示す電気回路図、第３図は第２
図の等価回路図、第４図は第３図の各信号を説明するタ
イムチャートである。 ！１・・・・・・イメージ信号処理回路、ＦＤ・・・・
・・フォトダイオード、 Ｓ、５ａ・・・・・・スイッチング素子、Ｄ・・・・・
・ブロッキングダイオード。 ト・・・・・第１給電ライン、 ２・・・・・・第２給電ライン、 ３・・・・・・フォトダイオードアレイ４・・・・・・
ボルテージフォロアー型アンプ、５・・・・・アナログ
スイッチ、 ６・・・・・シフトレジスタ、 ７・・・・・・Ａ／Ｄ変換器、８・・・・・・ＲＡＭ。 ９・・・・・・ＤＭＡアドレス生成回路、１０・・・・
・・アドレススイッチ回路、軒 図 第 図 笥 図

Claims (1)

1. 【特許請求の範囲】 １、複数の給電ラインと、給電ラインと同数のフォトダ
   イオードを一組とする複数組のフォトダイオードを一列
   に配列したフォトダイオードアレイと、共通出力ライン
   とを備え、更に、前記フォトダイオードの各組について
   、 フォトダイオードの各一端を各給電ラインに接続する接
   続部と、各他端を相互に接続する共通接続部と、共通接
   続部を介してフォトダイオードに所定のタイミングで給
   電するための第１開閉素子と、給電されたフォトダイオ
   ード電圧の変化を共通接続部を介して出力する増幅素子
   と、増幅素子の出力を所定のタイミングで前記共通出力
   ラインに出力するための第２開閉素子とを備え、かつ、
   各第１及び第２開閉素子の開閉タイミングを順次制御す
   るシフトレジスタを備えたことを特徴とするイメージセ
   ンサ。