JPH02134081A - イメージセンサ - Google Patents

イメージセンサ

Info

Publication number
JPH02134081A
JPH02134081A JP63287326A JP28732688A JPH02134081A JP H02134081 A JPH02134081 A JP H02134081A JP 63287326 A JP63287326 A JP 63287326A JP 28732688 A JP28732688 A JP 28732688A JP H02134081 A JPH02134081 A JP H02134081A
Authority
JP
Japan
Prior art keywords
photodiode
power supply
photodiodes
line
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63287326A
Other languages
English (en)
Inventor
Takatoshi Mizoguchi
溝口 隆敏
Katsuyasu Deguchi
出口 勝康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63287326A priority Critical patent/JPH02134081A/ja
Publication of JPH02134081A publication Critical patent/JPH02134081A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、フォトダイオードを用いた電荷蓄積型のイ
メージセンサに関する。
(ロ)従来の技術 フォトダイオードに逆電圧を印加し、フォトダイオード
の空乏層が拡がることによって生じる電気2重層に電荷
を蓄積し、その電荷を光キャリアの再結合によって減少
させることにより、フォトダイオードが受光する光の強
度を検出する方法は、イメージセンサに於いて既に実用
化されている。
(ハ)発明が解決しようとする課題 しかしながら、従来のフォトダイオードを使用したイメ
ージセンサにおいては、読み出し駆動回路が′f!1雑
になるという問題点があった。
この発明はこのような事情を考慮してなされたもので、
読み出し回路にマトリクス駆動方式を採用することに、
より読み出し回路数を低減させると共に、読み出し時間
の短縮化をはかったイメージセンサを提供するものであ
る。
(ニ)課題を解決するための手段 この発明は、複数の給電ラインと、給電ラインと同数の
フォトダイオードを一組とする複数組のフォトダイオー
ドを一列に配列したフォトダイオードアレイと、共通出
力ラインとを備え、更に、前記フォトダイオードの各組
について、フォトダイオードの各一端を各給電ラインに
接続する接続部と、各他端を相互に接続する共通接続部
と、共通接続部を介してフォトダイオードに所定のタイ
ミングで給電するための第1開閉素子と、給電されたフ
ォトダイオード電圧の変化を共通接続部を介して出力す
る増幅素子と、増幅素子の出力を所定のタイミングで前
記共通出力ラインに出力するための第2開閉素子とを備
え、かつ、6第1及び第2開閉素子の開閉タイミングを
順次制御するシフトレジスタを備えたことを特徴とする
イメージセンサである。
(ホ)作用 複数の給電ラインの内の1つに電源から給電が行われ、
シフトレジスタによって第1開閉素子が閉路されると、
電源から給電を受けている給電ラインに接続されたフォ
トダイオードに電荷が蓄積される。モしてフォトダイオ
ードが受光すると、その光量に対応する電荷が放電され
、共通接続部の電圧が変化する。その電圧は増幅素子に
よって出力され、シフトレジスタによって制御される第
2開閉素子によって所定タイミングで出力される。
従って、各給電ラインに順次電源から給電を行い、シフ
トレジスタがその給電に対応して第1及び第2開閉素子
を順次開閉することにより、いわゆるマトリックス駆動
が行われる。従って、フォトダイオードの各組について
第1及び第2開閉素子と増幅素子を1個づつ備えるだけ
で、全フォトダイオードの出力の読取が行われるので、
駆動回路が単純化されると共に読み取りの高速化をはか
ることができる。
(へ)実施例 以下、図面に示す実施例に基づいて、この発明を詳述す
る。これによって、この発明が限定されるものではない
第1図はこの発明の一実施例の概要を示すブロック図で
あり、lは第1給電ライン、2は第2給電ライン、3は
フォトダイオードアレイ、PDはフォトダイオードアレ
イを構成するフォトダイオードであり、フォトダイオー
ドPDのアノード仰jはそれぞれ第1給電ラインl及び
第2給電ライン2に交互に接続され、カソード側は隣接
する2個のフォトダイオードPD@に互いに共通接続さ
れ、ポルチーシフ]ロア型アンプ4の入力に接続される
。フォトダイオードアレイ3の各々のフォトダイオード
PDの出力はボルテージフォロア型アンプ4によってイ
ンピーダンス変換が行われ、アナログスイッチ5に入力
される。6はシフトレジスタである。第1及び第2給電
ライン1.2への給電を交互に行うと同時にシフトレジ
スタ6からの信号によってアナログスイッチ5を開閉さ
せるとフォトダイオードPDの出力はアナログイメージ
データAIDとして取り出される。アナログイメージデ
ータAIDはA/D変換器7によってデジタルイメージ
データDIDに変換され、RAM 8に記憶される。9
はDMAアドレス生成回路、10はアドレススイッチ回
路、11はイメージ信号処理回路、12はアドレスバス
である。l)MΔアドレス生成回路9は、デジタルイメ
ージデータDIAがフォトダイオードPDの配列順序に
従ってRAM8に記憶されろように、RAM8のアドレ
スを制御する。RAM8は、通常、イメージ信号処理回
路11によってアクセスされるか、フォトダイオードF
Dからのデータを読み込む場合には、アドレススイッチ
回路lOによってアドレスバス12がDMAアドレス生
成回路9側に切換えられ、イメージ信号処理回路11を
介さずに、直接RAM8にデータが記憶されるようにな
っている。
第2図は第1図の部分詳細電気回路図、第3図は第2図
の要部を示す等価回路図、第4図は第3図の各部の電圧
の時間的変化を示すタイムチャートである。これらの図
において、Dはブロッキングダイオード、Sはスイッチ
ング素子、5aはアナログスイッチ5を構成するスイッ
チング素子である。
まず、第1給電ラインlにバイアス電圧Vsを印加し、
第2給電ライン2は0ボルト(接地)にする。次に、ス
イッチング素子Sを閉路にして、フォトダイオードPD
にバイアス電圧Vsを印加すると、その空乏層の拡がり
によって生じる寄生コンデンサC(第3図)が充電され
る。次に、スイッチング素子Sを開路にすると、フォト
ダイオードPDに入射する光量に比例した光電流tpに
よって、コンデンサCの電荷cpが放電する。つまり、
第4図に示すように蓄積時間TS後のフォトダイオード
PDの両端の電圧Vdは Vd−Vs  (+/Cp)# 5oTslp  dt
となる。
まに、アンプ4の出力電圧V。は vo = V s  V d −(1/Cp) ・So” I p  d tとなり、
光電流tpはフォトダイオードPDの端子電圧Vdに依
存しないから V o = I p−T s/ Cp となる。
このようにして、入射される光の光量によって電圧V。
が決定されるので、シフトレジスタ6がアナログスイッ
チ5を選択すると、この電圧v0はアナログイメージデ
ータIMDとして端子5bより出力される。シフトレジ
スタ6は順次スイッチング素子S及びアナログスイッチ
5を開閉して、各フォトダイオードPDからアナログイ
メージデータAIDを取り出す。そして、第1給電ライ
ンlに接続されたフォトダイオードPDからの読み出し
が終わると、第1給電ラインlは接地されて、第2給電
ライン2にバイアス電圧Vsが印加され、上記と同様に
第2給電ライン2に接続されたフォトダイオードPDの
読み出しが行われる。上記実施例においては給電ライン
が2つの場合、すなわち2分割マトリックス駆動しつい
て説明したが、3分割以上の多分割マトリックス駆動も
同様にして行うことができる。
(ト)発明の効果 この発明によれば、マトリックス駆動を行うことにより
読み出し回路の簡略化が可能となる。またDMAアドレ
ス生成回路とアドレスバススイッチを使用すれば、イメ
ージ信号処理回路を介さずに直接イメージデータをRA
Mに格納することができるので格納処理時間が短縮され
る。
【図面の簡単な説明】 第1図はこの発明の一実施例の概要を示すブロック図、
第2図は第1図の要部を示す電気回路図、第3図は第2
図の等価回路図、第4図は第3図の各信号を説明するタ
イムチャートである。 !1・・・・・・イメージ信号処理回路、FD・・・・
・・フォトダイオード、 S、5a・・・・・・スイッチング素子、D・・・・・
・ブロッキングダイオード。 ト・・・・・第1給電ライン、 2・・・・・・第2給電ライン、 3・・・・・・フォトダイオードアレイ4・・・・・・
ボルテージフォロアー型アンプ、5・・・・・アナログ
スイッチ、 6・・・・・シフトレジスタ、 7・・・・・・A/D変換器、8・・・・・・RAM。 9・・・・・・DMAアドレス生成回路、10・・・・
・・アドレススイッチ回路、軒 図 第 図 笥 図

Claims (1)

  1. 【特許請求の範囲】 1、複数の給電ラインと、給電ラインと同数のフォトダ
    イオードを一組とする複数組のフォトダイオードを一列
    に配列したフォトダイオードアレイと、共通出力ライン
    とを備え、更に、前記フォトダイオードの各組について
    、 フォトダイオードの各一端を各給電ラインに接続する接
    続部と、各他端を相互に接続する共通接続部と、共通接
    続部を介してフォトダイオードに所定のタイミングで給
    電するための第1開閉素子と、給電されたフォトダイオ
    ード電圧の変化を共通接続部を介して出力する増幅素子
    と、増幅素子の出力を所定のタイミングで前記共通出力
    ラインに出力するための第2開閉素子とを備え、かつ、
    各第1及び第2開閉素子の開閉タイミングを順次制御す
    るシフトレジスタを備えたことを特徴とするイメージセ
    ンサ。
JP63287326A 1988-11-14 1988-11-14 イメージセンサ Pending JPH02134081A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63287326A JPH02134081A (ja) 1988-11-14 1988-11-14 イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287326A JPH02134081A (ja) 1988-11-14 1988-11-14 イメージセンサ

Publications (1)

Publication Number Publication Date
JPH02134081A true JPH02134081A (ja) 1990-05-23

Family

ID=17715916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287326A Pending JPH02134081A (ja) 1988-11-14 1988-11-14 イメージセンサ

Country Status (1)

Country Link
JP (1) JPH02134081A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414364A (ja) * 1990-05-07 1992-01-20 Oki Electric Ind Co Ltd イメージスキャナ
US8031247B2 (en) 2008-08-20 2011-10-04 Aptina Imaging Corporation Method and apparatus providing an imager with a shared power supply and readout line for pixels

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414364A (ja) * 1990-05-07 1992-01-20 Oki Electric Ind Co Ltd イメージスキャナ
US8031247B2 (en) 2008-08-20 2011-10-04 Aptina Imaging Corporation Method and apparatus providing an imager with a shared power supply and readout line for pixels

Similar Documents

Publication Publication Date Title
US7286180B2 (en) CMOS image sensor with a low-power architecture
US4839729A (en) Solid state image sensor
EP1178673B1 (en) Solid state image pickup apparatus
US6903771B2 (en) Image pickup apparatus
US4189749A (en) Solid state image sensing device
KR100403290B1 (ko) 아날로그 기억장치 어레이를 위한 고속 독출 아키텍처
US6747695B1 (en) Integrated CMOS imager
US6346696B1 (en) Image sensor and method for driving the same
JPH0462225B2 (ja)
US4677496A (en) Image reader for image processing apparatus
JPH02134081A (ja) イメージセンサ
JPS6069969A (ja) イメ−ジセンサ
JP2000023041A (ja) 撮像装置
JPH02134082A (ja) イメージセンサ
US4661860A (en) Image reader for image processing apparatus
JP2743842B2 (ja) 赤外線検出器
JPS61157060A (ja) イメ−ジセンサ
JP3795211B2 (ja) 固体撮像装置とその駆動方法
JPH0142186B2 (ja)
JPH09247355A (ja) イメージセンサとそれを用いたイメージセンサユニット
JPS60109271A (ja) 固体撮像装置の駆動方法
JPH06113136A (ja) 画像読取装置及びその画像読取方法
JPH0416024A (ja) 半導体装置
JPH0237883A (ja) 固体撮像素子
JPH0422387B2 (ja)