JPS61260734A - ビツト同期検出方法 - Google Patents

ビツト同期検出方法

Info

Publication number
JPS61260734A
JPS61260734A JP60102462A JP10246285A JPS61260734A JP S61260734 A JPS61260734 A JP S61260734A JP 60102462 A JP60102462 A JP 60102462A JP 10246285 A JP10246285 A JP 10246285A JP S61260734 A JPS61260734 A JP S61260734A
Authority
JP
Japan
Prior art keywords
bit
data
synchronization
bits
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60102462A
Other languages
English (en)
Inventor
Yoshio Asayama
浅山 芳夫
Manabu Ando
学 安藤
Yukitaka Takitani
滝谷 幸隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP60102462A priority Critical patent/JPS61260734A/ja
Publication of JPS61260734A publication Critical patent/JPS61260734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ伝送における基準ビット(スタートビ
ット)およびデータビットのビット同期検出方法に関す
る。
〔従来の技術〕
一般にビット同期検出には、数ビットの同期信号を有す
る同期ワード方式が用いられていた。しかしこの同期ワ
ード方式では、同期信号が伺ビットにもわたるので、同
期ワードのデータが増え伝送効率の低下を招き、また通
信エラーからの復帰には次の同期ワード検出まで待たさ
れるため、復帰時間が長くなっていた。そこで同期コー
ドを使用しない非同期伝送方式(DART)を用いて第
8図のサイクリックされる送信信号からビット同期の検
出を行なっていた。つまりスタートビットは、立下りの
タイミングAで検出し、さらに所定時間後Bのタイミン
グで再びLレベル検出を行なって判断されており、スト
ップビットは、1ビットの場合ビットの中央Cのタイミ
ングで検出し、1.5ビット以上の場合前記Cで検出後
、さらに所定の時間後の1〕でも11レベル検出を杓な
って判断されていた。
また(l A R’I’の方式では、取込んだデータ信
号をデータチェックコード(パリティチェック等)を利
用してデータ全体でチェックし、データに第9図(a)
 、 (b) 、 (C)に示すようなエラーがあった
場合、データの再送を竹ない、この再送データにもエラ
ーか起きた時にはさらにデータの再送を行なっていた。
なお第9図において、(a)は通信ラインの途絶え(妨
害電波やフェージング等の通信障害)によるバーストエ
ラー、(b)は受信時のサンプルタイミンクがあわない
ため、取込みタイミングがデータの中央からどんどんず
れてデータを取込むことによる読み込みエラー、(C)
はサンプルタイミングの検出時に、データにノイズが入
り、このノイズをデータとして誤まって取込むノイズ1
ラーである。
〔発明が解決しようさする問題、、*、 )しかしこの
ような非同期伝送方式では、=tor4に示すようにA
の送信信号がエラー4・帰時(こ同期ずれをおこしてH
の借料のようにを込まれてもパリティチェックには検出
されず、誤まっt:データを正常とみなす全陰性があっ
た。またデータ1こエラーがあった場合上しいデータが
送らねるJで何度もデータを再送しなければならないの
で同期復帰時間が長くなるという問題点もあった。
本発明は上記問題点に鑑みなされたもので、エラー復帰
時の四期すれを防止してデータの誤認を防ぎ、復帰時間
を短縮するとともに伝送効率が一トがるビット同期検出
方法を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、同期ビットを他のデ・−夕のビット幅と異な
らせて設定し、該ビット幅を計測して検出することを特
徴とする。
〔作用〕
したがって本発明は、同期ビットのビット数とデータビ
ットのビット数を区別することができ、上記した目的を
達成することができる。
〔実施例〕
本発明の実施例を第1因乃至第7図の図面に基づき詳細
に説明する。
第1図は、本発明のデータ信号の基本栴成因で、このデ
ータ信号10の1フレームは、1.5ビットに設定した
Lレベルの同期ビット(スタートビット)11.1ビッ
トのHレベルのオープンビット12、所定のビット数よ
りなるデータビット13および1ビットのHレベルのス
トップビット14から構成されている。すなわち本発明
のデータ信号10は、Lレベルのスタートビット11と
データビット13の間にHレベルのオープンビットを設
けるとともに、スタートビットを1.5ビット長として
データビットさ区別できるようにしている。
なおデータチェックフードを用いる場合、上記データ信
号10は、データビット13とストップビット14の間
にデータチェックビット(パリティチェックビット等)
を設けて構成される。
第2図は上記データ信号10を伝送する送受信機の機能
ブロック図で、本実施例はこの機能ブロックを用いてサ
イクリック伝送を行なう場合と再送要求伝送を行なう場
合とにわけて説明する。
サイクリック伝送の場合、制御ユニット21に制御情報
として、1フレームごとに取込まれた第3図(a)に示
すデータ信号(ハ、第3図(b)に示すF’SK化シリ
アシリアルデータされ、FSK変調ユニット22に取込
まれる。さらにFSK変調ユニット22で該シリアルデ
ータは、第3図(C)に示すFSK信号に変調される。
そして送信ユニット23では取込んだデータ信号A、B
、C・・・を第4図(a)のフローチャートに示すよう
に順番に繰り返し送信する。
受信ユニット24では、取込んだFSK信号をFSK復
調ユニット25に出力し、このFSK復調ユニット25
でFSK信号は再びFSK化シクシリアルデータ調され
、制御ユニット26に取込まれる。制御ユニット26で
は、第5図(a)のフロ−チャートに示すように、まず
ステップ101で取込まれたデータ信号のスタートビッ
ト(1,5ビット上10%の幅)を測定して検出する。
このスタートビットを検出するとステップ102に進み
データ信号のカウントをOにセントする。次]こステッ
プ103で取込んだビットがストップビットかどうか判
断し、もしストップビットなら、ステップ104に進み
パリティチェックを行なう。
またステップ103でη某誌んたビットがストップビッ
トでない時はステップ106に進ろオープンビットかど
うか判断し、もし噌−ブンビノトならステップ1101
こ進みデータ信号のカウントを1つ′、Wめ次のビット
にセットし、オーブンビットでなければステップ107
で取込んだビットがパリティビットかと・)か判断する
。そしてもしパリティビットならステップ108でその
パリティビットを記憶して前記ステップ110に進む。
才たパリティビットでないならステップ109でデータ
としてセットされ、前記110に進み次のビットにセッ
トされる。そして全てのデータビットが検出されるとス
テップ0103でストラフ0ビットが検出され上記、シ
たようにステップ104てパリティチェックが行なわれ
る。このパリティチェックの結果エラーが生じた時は再
びステップ101に戻りスタートビットを検出し、結果
が良好の時はステップ105でデータセットを終了して
データ信号’fK Ktll raliユニット26か
ら出力したのちステップ1011こ戻りlljI次、次
のスタートビットを検出することにより同期をとってい
る。
再送要求伝送の場合、制御ユニット211こ取込まれた
第6区1fa)に示すデータ信号は、上j[゛、サイク
リック伝送の場合さ同様、FSK化シ化工リアルデータ
FSK信号憂こ変調され、送信ユニット21から送信し
、第4図(1))のフローチャートに示すように、その
FS信号の送信のたびに再送要求の有無を判断し、受信
部からの再送要求があれば同じデータ信号を送信し、再
送要求がなければ送信せずに終了する。
受信部では、取込んだFSK信号をFSK化シリアルデ
ーデーこ復調して制御ユニット261こ取込み、第5図
(1))のフローチャートにしたがってデータ信号を処
理する。
まずステップ121でスタートヒツト(1゜5±10%
の幅)を計測して検出し、ステップ122でデータ信号
のカウントを0にセットする。次にステップ123に進
み前のビットが正しいか否か判断し、もし正しけれ、は
ステップ124に進み次の1ルベル又はレベルからなる
パルス幅を入力しステップ126に進む。また誤才りで
あれはステップ123からステップ125に進み、誤ま
りのあるビットの次のビットの先腕からパルス幅を入力
してステップ126に進む。
ステップ126では、入カパルス幅力月ビット長の整数
倍か否かスタートヒツトの計測結果に基づいて判断し、
整数倍ならばステップ127でその整数値mを算出し、
整数倍でなけれはエラーと判断しステップ128で小数
点以下を切り上げた整数値mを算出しさらに送信側にデ
ータ信号の再送要求を行ない、そのエラービットを配信
しておく。次1こステップ129でこの算出した整数値
mの最初のデータビットをセントした後にステップ13
0でそのデータビットをカウントしステップ131に進
む。
ステップ131では、前記データビットのカウントか9
になったか否か、つまり第6図(a)のデータ信号にお
いてストップビットか否か判断し、ストップビットであ
れはステップ132に進みデータエラーの有無を調べ、
ストップビットでなければステップ134#こ進む。ス
テップ134では、整数値mを1つづつ減算し、この減
算のたひにステップ135で減算結果が0になったか否
か判断し、減算結果が0でなければステップ129にも
どり減算結果が0になるまでデータビットをセットシ、
前記ステップ129以下の動作を繰り返し行ない、この
演算結果がOfこなると、再びステップ123にもどり
このステップ】23以下の動作を繰り返し行なう。
そして、ステップ131でセットされたデータがストッ
プビットζこなったら、上記したようにステップ132
に進みデータエラーの有無を判断し、データエラーがあ
る時はステップ121にもどり再送された同一のデータ
信号を上記動作を繰り返し、データエラーがない時はス
テップ133に進みデータセントを終了しそのデータを
出力する。
また第6図(C)に示す再送データは、別のブ狛クラム
により同図(b)に示す1回目のデータと合成され、第
7図に示すように復元される。
なお再送データは、1回目のデータと異なるビットであ
れはエラーが含まねていてもかまわず、例えば第6図(
b)の1回目のデータにはデータピッ)b4にエラーが
発生し、同図(C)の再送データにはデータビットbO
にエラーが発生してもデータは両方の合成により復元さ
れる。
また本実施例では同期ビットのビット数を1.5ビット
に設定したが、本発明においては1.5ビットに限らず
データビットと区別できるビット数であればよい。
〔発明の効果〕
以上説明したように、本発明では同期ビットを他のデー
タのビット幅と異ならせて設定し、該ビット幅を計測し
て検出するので、同期ビットとデータビット不区別する
ことができ、エラー世帰時の同期すわ存IJ自トしてデ
ータの誤晴を防ぐ。またデータの再送が少なく4(す、
エラー復帰時間を傾線し伝送列、 >i、yがあがる等
の効果な奉する。
【図面の簡単な説明】
第1図は、本発明のデータイパ号の構成1)1、第2図
は本発明のデータ伝送のための機能ブ【]ツク図、第3
図は第2図の機ロトブロックlこおける各ブ(]ツクご
との信号を示し、(a)i1データ信号、(1)j i
ff F SK化クシリアルデータ(ChiオPSKを
示ず、第4図(a)はサイクリック伝送ζこおける本発
明のデータh<号の送信時のフローチャートを示す図、
同図(1))は再送要求fi、送(こおける本発明のデ
ータ借りの送信時のフローチャートを示す1ン1、第5
図(a)は第4図(a)同様受信時のフローチャートを
示すN1同図(b)は第4図(b)同様受信時のフロー
チャートを示す図、第6図はデータ信号の一例を示し、
(a)は正しいデータ偽号、Φ)はエラーを含んだ1回
目のデータ信号、(C)は同じくエラーを含んだ再送デ
ータ信号、第7図はデー・夕の復元状態を示す図、第8
図は従来のデータ信号の構成図、第9図(a) 、 (
b) 、 (C)はそれぞれバーストエラー、読み込み
エラー、ノイズエラーな示す図、第10図(5)は送信
信号を示す図、同図0は(5)が同期すれをおこした状
態を示す図である。 10・・・データ信号、11・・・同期ビット、12・
・・オープンビット、13・・・データビット、14・
・・ストップピッl−121,26・・・制御ユニット
、22・・・FSK変調ユニット、23・・・FM無線
送信ユニット、24・・・FM無線受信ユニット、25
・・・F8に復調ユニット。 (へ)    ト く  の ト D ○ ○ ○ 男oo  ○ ℃○ O○ ヌ。−一 区 召OQOト ◇J 0−−− 機 p  −−− 20X ○ 佃 槻 IP 団 一1t  軟

Claims (3)

    【特許請求の範囲】
  1. (1)データ信号の同期ビットを検出してデータの同期
    をとるビット同期検出方法において、前記同期ビットを
    他のデータのビット幅と異ならせて設定し、該ビット幅
    を計測して検出することを特徴とするビット同期検出方
    法。
  2. (2)データ信号の同期ビットを検出してデータの同期
    をとるビット同期検出方法において、前記同期ビットを
    他のデータのビット幅と異ならせて設定し、該ビット幅
    を計測して検出するとともに、前記同期ビットのビット
    幅に基づいて他のデータのビット幅を検出して各ビット
    ごとにエラーチェックを行なうことを特徴とするビット
    同期検出方法。
  3. (3)前記同期ビットは1.5ビットに設定することを
    特徴とする特許請求の範囲第1項および第2項記載のビ
    ット同期検出方法。
JP60102462A 1985-05-14 1985-05-14 ビツト同期検出方法 Pending JPS61260734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60102462A JPS61260734A (ja) 1985-05-14 1985-05-14 ビツト同期検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60102462A JPS61260734A (ja) 1985-05-14 1985-05-14 ビツト同期検出方法

Publications (1)

Publication Number Publication Date
JPS61260734A true JPS61260734A (ja) 1986-11-18

Family

ID=14328124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60102462A Pending JPS61260734A (ja) 1985-05-14 1985-05-14 ビツト同期検出方法

Country Status (1)

Country Link
JP (1) JPS61260734A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250938A (ja) * 1987-04-07 1988-10-18 Fuji Electric Co Ltd 非同期デ−タ通信の同期化方法
KR100551168B1 (ko) * 1998-12-30 2006-05-25 유티스타콤코리아 유한회사 시디엠에이 통신 시스템의 패킷 오류 방지장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63250938A (ja) * 1987-04-07 1988-10-18 Fuji Electric Co Ltd 非同期デ−タ通信の同期化方法
KR100551168B1 (ko) * 1998-12-30 2006-05-25 유티스타콤코리아 유한회사 시디엠에이 통신 시스템의 패킷 오류 방지장치

Similar Documents

Publication Publication Date Title
US5191326A (en) Communications protocol for digital telemetry system
EP0465533B1 (en) Error correction for infrared data communication
US4686690A (en) Synchronous data receiver circuit
US4498082A (en) Method and apparatus for locating a discontinuity in a data transmission ring
US4271523A (en) Contention interference detection in data communication receiver
EP0090019B1 (en) Multiple source clock encoded communications error detection circuit
JPS61260734A (ja) ビツト同期検出方法
JP2000270041A5 (ja)
CA1180077A (en) Method and apparatus for synchronizing a station connected in a data line
EP1353468B1 (en) ARQ method with isochronous and asynchronous transmission
CA2052811C (en) Framing bit sequence detection in digital data communication systems
JP2655099B2 (ja) シリアル通信方法
JPS60213150A (ja) 符号方式
JPS58220537A (ja) デ−タ端局の回線監視制御方法
JPH01309431A (ja) フレーム同期装置
JPS60236533A (ja) デ−タ通信装置
JP3290331B2 (ja) ブロック同期処理回路
JPH04157938A (ja) 通信システムにおける通信エラー検出方法
JP3488378B2 (ja) シリアルデータ通信装置およびシリアルデータ通信装置のエラーチェック方法
JP2000216759A (ja) デ―タ送信システム及びデ―タ送信方法
JP2555582B2 (ja) Cmi符号誤り検出回路
JPH06311175A (ja) セル廃棄・セル誤配検出方式
JPH06177941A (ja) ホーム・バス・コントローラ
JPH06284121A (ja) 同期ワード検出方式
JPH03198431A (ja) 誤り訂正符号同期確立方法および装置