JPS61260664A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS61260664A JPS61260664A JP60102901A JP10290185A JPS61260664A JP S61260664 A JPS61260664 A JP S61260664A JP 60102901 A JP60102901 A JP 60102901A JP 10290185 A JP10290185 A JP 10290185A JP S61260664 A JPS61260664 A JP S61260664A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- external lead
- lead terminals
- sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通常、I) I P (デュアル・インライン
・パッケージ)型と称される集積回路装置の外部リード
端子形状及びモールド外形形状に関するものである。
・パッケージ)型と称される集積回路装置の外部リード
端子形状及びモールド外形形状に関するものである。
従来の集積回路装置について第3図の断面図により説明
する。第3図において、リードフレームlの素子搭載部
に集積回路素子2を搭載し、集積回路素子2の電極とリ
ードフレームlの内部リード端子とを金属細線3により
結線し、封入樹脂4によりモールド成形を行なう。更に
リードフレーム1のリード端子を個々に切断し、モール
ド樹脂体4から外部に引き出されている外部リード端子
にほぼ直角に下方への曲げ加工を施して完成となる。こ
の場合、曲げ加工形状は全てのリード端子において同じ
であった。
する。第3図において、リードフレームlの素子搭載部
に集積回路素子2を搭載し、集積回路素子2の電極とリ
ードフレームlの内部リード端子とを金属細線3により
結線し、封入樹脂4によりモールド成形を行なう。更に
リードフレーム1のリード端子を個々に切断し、モール
ド樹脂体4から外部に引き出されている外部リード端子
にほぼ直角に下方への曲げ加工を施して完成となる。こ
の場合、曲げ加工形状は全てのリード端子において同じ
であった。
上述した従来の集積回路装置の形状では、機能の異なる
2個の集積回路装置を接続して使用する場合、プリント
配線板等を介して行なわなければならなかった。この場
合、実装面積が拡がり、装置のコストアップを招く要因
となっていた。また、実装面積を抑える為に2つの機能
を1つの集積回路素子内に入れるかもしくは2つの機能
の集積回路素子を1つの集権回路装置に入れるかによっ
て、1つの集積回路装置内に2つの機能を持たせた場合
、2つの機能は固定されてしまい、後で組合せを夏える
事は容易ではなかった。上述した機能は2つに限定され
るものでになく、3つ以上であっても同様であった。
2個の集積回路装置を接続して使用する場合、プリント
配線板等を介して行なわなければならなかった。この場
合、実装面積が拡がり、装置のコストアップを招く要因
となっていた。また、実装面積を抑える為に2つの機能
を1つの集積回路素子内に入れるかもしくは2つの機能
の集積回路素子を1つの集権回路装置に入れるかによっ
て、1つの集積回路装置内に2つの機能を持たせた場合
、2つの機能は固定されてしまい、後で組合せを夏える
事は容易ではなかった。上述した機能は2つに限定され
るものでになく、3つ以上であっても同様であった。
上述した問題点に対し、本発明では外部リード端子の1
部とモールド樹脂体を別の集権回路装置のソケットとし
て使える様に加工している。すなわち、ソケット用の外
部リード端子に対しては上方向への曲げ加工を行い、そ
の外部リード端子に対応するモールド外形に凹部を設け
ている。
部とモールド樹脂体を別の集権回路装置のソケットとし
て使える様に加工している。すなわち、ソケット用の外
部リード端子に対しては上方向への曲げ加工を行い、そ
の外部リード端子に対応するモールド外形に凹部を設け
ている。
つぎに本発明を実施例により説明する。
第1図(a) 、 tb) 、 tc)はそれぞれ本発
明の一実施例の平面図、正面図、側面図である。これら
の図において、リードフレームに搭載した集積回路素子
に対する金属細線の結線までは、従来の集積回路と同じ
ように製造した後、本発明では、別の集積回路装置のソ
ケット部となるように、多数のリード端子のうちの一部
のリード端子の根元部分に凹部4aができるようにモー
ルド成型を行う。@いて、リードフレームを切断し、ソ
ケット部になる外部リード端子1bを別の集権回路装置
の外部リード端子が容易に固定できるように上方に曲げ
加工をし、その他の外部リード端子1aは、従来のよう
に下方に曲げ加工を施し完成品となる。
明の一実施例の平面図、正面図、側面図である。これら
の図において、リードフレームに搭載した集積回路素子
に対する金属細線の結線までは、従来の集積回路と同じ
ように製造した後、本発明では、別の集積回路装置のソ
ケット部となるように、多数のリード端子のうちの一部
のリード端子の根元部分に凹部4aができるようにモー
ルド成型を行う。@いて、リードフレームを切断し、ソ
ケット部になる外部リード端子1bを別の集権回路装置
の外部リード端子が容易に固定できるように上方に曲げ
加工をし、その他の外部リード端子1aは、従来のよう
に下方に曲げ加工を施し完成品となる。
第2回目第1図の集権回路装置に別個の集積回路装置を
組合せ接続した例を示す正面図である。
組合せ接続した例を示す正面図である。
図において、本発明の集積回路装置10における別集積
回路装置用ソケット部に別の集積回路装置20の該当外
部リード端子を挿入し重ねている。
回路装置用ソケット部に別の集積回路装置20の該当外
部リード端子を挿入し重ねている。
このようにして、機能の異なる2個の集積回路装置が、
実装面積を拡げることなく容易に組合せがなされる。
実装面積を拡げることなく容易に組合せがなされる。
上述のとおり、本発明によれば、異なる機能をもった複
数の集積回路装置を、各機能毎に分離して製造しておき
、任意かつ容易に各機能の組合せを変えることができ、
実装面積を拡けずに多種の要求に連座に対応できる。
数の集積回路装置を、各機能毎に分離して製造しておき
、任意かつ容易に各機能の組合せを変えることができ、
実装面積を拡けずに多種の要求に連座に対応できる。
第1図1a) 、 (b) 、 (C)はそれぞれ本発
明の一実施例の平面図、正面図、側面図である。第2図
は第1図の集積回路装置に別の集積回路装置を組合せ接
続した例の正面図、第3図は従来の集積回路装置の断面
図である。 1・・・・・・リードフレーム、la・・・・・・上曲
げ外部リード端子、1b・・・・・・下曲げ外部リード
端子、2・・・・・・集積回路素子、3・・・・・・金
属細線、4・・・・・・モールド樹脂(体)、4a・・
・・・・凹部、10・・・・・・本発明集積回路装置、
20・・・・・・別の集積回路装置。 (−(1) (C) 茅 l 図 第2 図 算3 図
明の一実施例の平面図、正面図、側面図である。第2図
は第1図の集積回路装置に別の集積回路装置を組合せ接
続した例の正面図、第3図は従来の集積回路装置の断面
図である。 1・・・・・・リードフレーム、la・・・・・・上曲
げ外部リード端子、1b・・・・・・下曲げ外部リード
端子、2・・・・・・集積回路素子、3・・・・・・金
属細線、4・・・・・・モールド樹脂(体)、4a・・
・・・・凹部、10・・・・・・本発明集積回路装置、
20・・・・・・別の集積回路装置。 (−(1) (C) 茅 l 図 第2 図 算3 図
Claims (1)
- 内部に集積回路素子を収蔵したモールド樹脂体の側面か
ら多数の外部リード端子が引出された集積回路装置にお
いて、前記多数の外部リード端子のうちの或る複数本の
外部リード端子は、下方にほぼ直角に曲げられ、残りの
外部リード端子は、別の集積回路装置の外部リード端子
が挿入固定され、電気的接続が取られるように、曲げ加
工が施されると共に、この外部リード端子の根元部のモ
ールド樹脂体に凹部が設けられていることを特徴とする
集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60102901A JPS61260664A (ja) | 1985-05-15 | 1985-05-15 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60102901A JPS61260664A (ja) | 1985-05-15 | 1985-05-15 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61260664A true JPS61260664A (ja) | 1986-11-18 |
Family
ID=14339762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60102901A Pending JPS61260664A (ja) | 1985-05-15 | 1985-05-15 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61260664A (ja) |
-
1985
- 1985-05-15 JP JP60102901A patent/JPS61260664A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5635760A (en) | Surface mount semiconductor device | |
JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
JPS6298759A (ja) | 電子デバイス | |
JPS63258050A (ja) | 半導体装置 | |
JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
JPS61260664A (ja) | 集積回路装置 | |
JPH01183144A (ja) | 半導体装置 | |
JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
JPS61248456A (ja) | 混成集積回路装置及びそれに使用するリ−ドフレ−ム | |
JPH01205456A (ja) | Lsi用多ピンケース | |
JPS642440Y2 (ja) | ||
JPS6340351A (ja) | リ−ドフレ−ム | |
JPS6234154B2 (ja) | ||
JPH03152966A (ja) | 半導体装置用リードフレーム | |
JPH0199245A (ja) | Icパッケージ | |
JPS6050347B2 (ja) | シングルインライン半導体装置用リ−ドフレ−ム | |
JP2003100813A5 (ja) | ||
JPH0310623Y2 (ja) | ||
JPH0271551A (ja) | 半導体装置 | |
JPH0297050A (ja) | 半導体集積回路 | |
JPH04148557A (ja) | 半導体製品用リードフレーム | |
JPH0697357A (ja) | リードフレームとこれを用いた半導体装置の製造方法 | |
JPS62249464A (ja) | 半導体パツケ−ジ | |
JPS63276256A (ja) | 樹脂封止型半導体装置 | |
JPH033354A (ja) | 半導体装置 |