JPS61259597A - プリント基板の配線方法 - Google Patents
プリント基板の配線方法Info
- Publication number
- JPS61259597A JPS61259597A JP60101089A JP10108985A JPS61259597A JP S61259597 A JPS61259597 A JP S61259597A JP 60101089 A JP60101089 A JP 60101089A JP 10108985 A JP10108985 A JP 10108985A JP S61259597 A JPS61259597 A JP S61259597A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pins
- printed circuit
- pin
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、プリント基板の配線方法に係り、特に面付部
品の搭載やスモールピアホールの使用等、新しい高密度
実装技術におけるプリント基板の断線試験や絶縁試験に
好適なプリント基板の配線方法に関する。
品の搭載やスモールピアホールの使用等、新しい高密度
実装技術におけるプリント基板の断線試験や絶縁試験に
好適なプリント基板の配線方法に関する。
例えば小型端末機のプリント基板においては、低価格化
、高信頼性化のために、電子部品の実装密度を向上させ
ることが急務となっている。このため、面付部品の搭載
、スモールピアホールの使用等、従来の例えば１００ミ
ル格子上に整合しない新しい実装技術が採用される。こ
の種新しい実装相接で設計されたプリント基板は、１０
０ミル格子上に設けられたパッドをテストピンで一括接
触して試験する従来の試験方法では、試験ができない。
、高信頼性化のために、電子部品の実装密度を向上させ
ることが急務となっている。このため、面付部品の搭載
、スモールピアホールの使用等、従来の例えば１００ミ
ル格子上に整合しない新しい実装技術が採用される。こ
の種新しい実装相接で設計されたプリント基板は、１０
０ミル格子上に設けられたパッドをテストピンで一括接
触して試験する従来の試験方法では、試験ができない。
叙上の基本格子間隔に整合しないピン間隔を持つ部品を
搭載するプリント基板の配線方法として、コルモーゲン
（ＫＯＬＬＭＯＲＧＥＮ）社のインチグリ・テスト（Ｉ
ｎｔｅｇｒｉ −Ｔｅ５ｔ） ４５００システムで用
いられる、■２つのテストピンを移動させることにより
任意の配線パッド間の断線チェックをする方法、■基板
を絶縁物を間に挾み導電性の平板にのせ、基板上のパッ
ドと上記導電性平板との間の容量（キャパシタンス）を
検出することにより絶縁不良チェックをする方法が公知
である。
搭載するプリント基板の配線方法として、コルモーゲン
（ＫＯＬＬＭＯＲＧＥＮ）社のインチグリ・テスト（Ｉ
ｎｔｅｇｒｉ −Ｔｅ５ｔ） ４５００システムで用
いられる、■２つのテストピンを移動させることにより
任意の配線パッド間の断線チェックをする方法、■基板
を絶縁物を間に挾み導電性の平板にのせ、基板上のパッ
ドと上記導電性平板との間の容量（キャパシタンス）を
検出することにより絶縁不良チェックをする方法が公知
である。
この方法による断線チェックでは、テス１へピンを任意
の位置に移動できるため一定間隔以」二なら任意間隔の
パラ１〜間の断線試験が可能であるが、１つのパッド間
を検査する毎にデス１−ピンを移動させなければならな
いため、大規模な基板の試験には処理時間が大変にか＼
るという問題点があった。また」二記方法による絶縁不
良チェックでは、絶縁物の厚さや質により、検出される
容量が変化し絶縁不良解析の精度に問題貞があった。
の位置に移動できるため一定間隔以」二なら任意間隔の
パラ１〜間の断線試験が可能であるが、１つのパッド間
を検査する毎にデス１−ピンを移動させなければならな
いため、大規模な基板の試験には処理時間が大変にか＼
るという問題点があった。また」二記方法による絶縁不
良チェックでは、絶縁物の厚さや質により、検出される
容量が変化し絶縁不良解析の精度に問題貞があった。
断線試験の問題点を具体的に述べると、まず、基本格子
間隔（例えば、１００ミル：２．５４ｍｍとする。）に
整合しない部品として、第８図（ａ）に示すＳ ＯＰ
（Ｓ＋＋＋ａｌｌ ０ｕｔ１．ｉｎｅ Ｐａｃｋａｇｅ
） 、同図（ｂ）に示すＦ Ｐ Ｐ （Ｆｌａｔ Ｐｌ
ａｓｔｊｃ Ｐａｃｋａｇｅ＞ ＋同図（ｃ）に示すＰ
Ｔ−ＣＣ（Ｐ ］、ａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈ
ｉｐ Ｃａｒｒｊｅｒ） 、そして同図（ｄ）に示すＳ
−Ｄ Ｔ Ｐ （Ｓｈｒｊ、ｎｋ −Ｄｕａｌ Ｉ
ｎｌｊ、ｎｅ Ｐａｃｋａｇｅ）等がある。これらの
部品は、第９図（ａ）〜（ｄ）の２で示される部品取付
パッドに取付けられる。
間隔（例えば、１００ミル：２．５４ｍｍとする。）に
整合しない部品として、第８図（ａ）に示すＳ ＯＰ
（Ｓ＋＋＋ａｌｌ ０ｕｔ１．ｉｎｅ Ｐａｃｋａｇｅ
） 、同図（ｂ）に示すＦ Ｐ Ｐ （Ｆｌａｔ Ｐｌ
ａｓｔｊｃ Ｐａｃｋａｇｅ＞ ＋同図（ｃ）に示すＰ
Ｔ−ＣＣ（Ｐ ］、ａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈ
ｉｐ Ｃａｒｒｊｅｒ） 、そして同図（ｄ）に示すＳ
−Ｄ Ｔ Ｐ （Ｓｈｒｊ、ｎｋ −Ｄｕａｌ Ｉ
ｎｌｊ、ｎｅ Ｐａｃｋａｇｅ）等がある。これらの
部品は、第９図（ａ）〜（ｄ）の２で示される部品取付
パッドに取付けられる。
この場合、部品ピン間隔又は部品取付パッド間隔■は１
００ミル格子上に整合しない場合が多く、このためＣＡ
Ｄシステム等で異なる部品の部品取付パッド間を配線す
る時には、第１０図に示すように、例えば格子間２本チ
ャネルの場合１部品取付パッド近傍の配線チャネル交点
まで配線パターン３により引出し、その位置を配線ピン
４とし、この配線ピン間を配線パターン５で配線してい
る。
００ミル格子上に整合しない場合が多く、このためＣＡ
Ｄシステム等で異なる部品の部品取付パッド間を配線す
る時には、第１０図に示すように、例えば格子間２本チ
ャネルの場合１部品取付パッド近傍の配線チャネル交点
まで配線パターン３により引出し、その位置を配線ピン
４とし、この配線ピン間を配線パターン５で配線してい
る。
このように、任意に各部品取付パッドの近傍に配線ピン
を設けた基板では、１００ミル格子上のパッドにデス１
〜ピンを一括接触させて基板の導通を試験する従来の試
験方法では、パッド間隔が定まらないため、大規模なプ
リント基板のテス１へにおいては莫大な時間を要するこ
とになる。
を設けた基板では、１００ミル格子上のパッドにデス１
〜ピンを一括接触させて基板の導通を試験する従来の試
験方法では、パッド間隔が定まらないため、大規模なプ
リント基板のテス１へにおいては莫大な時間を要するこ
とになる。
本発明の目的は、基本格子間隔に整合しないピン間隔を
もつ電子部品を搭載するプリント基板の各種試験を短時
間で行うことができるプリント基板の配線方法を提供す
ることにある。
もつ電子部品を搭載するプリント基板の各種試験を短時
間で行うことができるプリント基板の配線方法を提供す
ることにある。
従来、プリント基板の断線試験は、プリント基板上の全
ピンを一括して接触することにより行っていたが、必ず
しも全ピンを一括して接触する必要はなく、一度に接触
するピンは相対的に基本格子間隔の整数倍になっていれ
ば結果的に充分であることに着目し、配線パターンで物
理的に接続される部品ピンの集合について各部品ピン近
傍の基本格子内の相対的配線チャネル位置が同一である
ところに配線ピンを設け、該配線ピンを経由して配線す
る。そして、このようにして作成された配線パターンと
接触するチャネルを使用するネット内に前記配線ピンと
同一の相対的配線チャネル位置に少なくとも１つのパッ
ドを設ける。
ピンを一括して接触することにより行っていたが、必ず
しも全ピンを一括して接触する必要はなく、一度に接触
するピンは相対的に基本格子間隔の整数倍になっていれ
ば結果的に充分であることに着目し、配線パターンで物
理的に接続される部品ピンの集合について各部品ピン近
傍の基本格子内の相対的配線チャネル位置が同一である
ところに配線ピンを設け、該配線ピンを経由して配線す
る。そして、このようにして作成された配線パターンと
接触するチャネルを使用するネット内に前記配線ピンと
同一の相対的配線チャネル位置に少なくとも１つのパッ
ドを設ける。
以下、本発明の実施例を図面により説明する。
はじめに、断線試験のための配線ピンの引き出しと配線
について、第１図、第２図及び第３図にしたがって説明
する。第１図において、２は部品取付パッド、３は引出
しパターン、４は配線ピンである。部品取付パッド２．
２が同一のネットであるとき、それぞれ部品取付パッド
が含まれる１＝４− 〇〇ミル格子間でＸ、Ｙ座標が最小の点６からの変位Δ
Ｘ、ΔＹが同じ配線チャネルの交点に前記配線ピン４，
４を設ける。これら配線ピン４，４の間隔は、それぞれ
の座標（Ｘｏ、Ｙｏ）、（Ｘｌ。
について、第１図、第２図及び第３図にしたがって説明
する。第１図において、２は部品取付パッド、３は引出
しパターン、４は配線ピンである。部品取付パッド２．
２が同一のネットであるとき、それぞれ部品取付パッド
が含まれる１＝４− 〇〇ミル格子間でＸ、Ｙ座標が最小の点６からの変位Δ
Ｘ、ΔＹが同じ配線チャネルの交点に前記配線ピン４，
４を設ける。これら配線ピン４，４の間隔は、それぞれ
の座標（Ｘｏ、Ｙｏ）、（Ｘｌ。
ｙ、）とすると、
Ｌ （ｘ） ＝ ｌ ｘ、、−ｘｏｌ
Ｌ （Ｙ） ＝ Ｉ ｙ、−’ｙｏ＋
より
Ｌ（Ｘ）＝１００ミルＸｍ （ｍ＝１，２−）Ｌ （
Ｙ）、＝ ］、 ＯＯミルＸｎ （ｎ＝１．２−）と
なり、１０ミルの整数倍となる。なお、こシでネットは
、所望配線パターンで物理的に接続される部品ピンの集
合のことをいう。
Ｙ）、＝ ］、 ＯＯミルＸｎ （ｎ＝１．２−）と
なり、１０ミルの整数倍となる。なお、こシでネットは
、所望配線パターンで物理的に接続される部品ピンの集
合のことをいう。
実際のこの配線ピンの位置決めはコンピュータによるが
、そのアルゴリズムが第２図に、フローチャートが第３
図にそれぞれ示される。第２図において、まず引出パタ
ーン３の長さをネッｌ〜全体として出来るだけ短かくす
るために、ネッ１〜内の全部品取付パッドについてその
中心７を求める。
、そのアルゴリズムが第２図に、フローチャートが第３
図にそれぞれ示される。第２図において、まず引出パタ
ーン３の長さをネッｌ〜全体として出来るだけ短かくす
るために、ネッ１〜内の全部品取付パッドについてその
中心７を求める。
そしてこの中心に最も近く、かつ部品取付パッドと重複
しない配線チャネルの交点１０を求めるために、配線チ
ャネル８及び９を選択する。このようにして求めた配線
ピンの候補点１０の位置を示す相対チャネル座標を平均
して配線ピンの相対チャネル位置を決定する。決定され
た配線ピンの位置にパッドを杓ち、部品取付パッド２と
配線ピン４のパッド間を配線パターン３で配線する。
しない配線チャネルの交点１０を求めるために、配線チ
ャネル８及び９を選択する。このようにして求めた配線
ピンの候補点１０の位置を示す相対チャネル座標を平均
して配線ピンの相対チャネル位置を決定する。決定され
た配線ピンの位置にパッドを杓ち、部品取付パッド２と
配線ピン４のパッド間を配線パターン３で配線する。
続いて、配線ピン４，４の接続は、従来のＣＡＤシステ
ムを用いて人手により、あるいは自動配線システムによ
り配線する。
ムを用いて人手により、あるいは自動配線システムによ
り配線する。
次に配線パターンの絶縁試験のためのパッドの作成方法
を第４図により説明する。
を第４図により説明する。
試験には当該配線パターンと隣接した配線パターンを使
う。例えば、配線パターン１１と隣接する配線パターン
１２について、配線パターン１１のネソ１−の配線ピン
位置（ΔＸ、ΔＹ）と同じ相対チャネル位置を使う配線
パターン部分が存在するか否かをチェックする。もし存
在するならば、絶縁不良チェックのためのパッド１３を
そこに設ける。存在しない場合は、ネッ１〜内で既に存
在しているパッドを移動させる。例えば、第４図の一部
拡大図に示すように、配線パターン１２のパッドを１配
線チヤネル左へ移動することにより配線パターン１１の
相対チャネル位置と同じ位置のパッドを設ける。この移
動により、配線パターン１１とショートするような事態
が生じる場合には、配線パターン１１を再配線する。
う。例えば、配線パターン１１と隣接する配線パターン
１２について、配線パターン１１のネソ１−の配線ピン
位置（ΔＸ、ΔＹ）と同じ相対チャネル位置を使う配線
パターン部分が存在するか否かをチェックする。もし存
在するならば、絶縁不良チェックのためのパッド１３を
そこに設ける。存在しない場合は、ネッ１〜内で既に存
在しているパッドを移動させる。例えば、第４図の一部
拡大図に示すように、配線パターン１２のパッドを１配
線チヤネル左へ移動することにより配線パターン１１の
相対チャネル位置と同じ位置のパッドを設ける。この移
動により、配線パターン１１とショートするような事態
が生じる場合には、配線パターン１１を再配線する。
このように隣接した配線チャネルを使用するネットには
、少なくとも１つ以上の同一相対チャネル位置上のパッ
ドを設け、絶縁不良チェックに使用する。
、少なくとも１つ以上の同一相対チャネル位置上のパッ
ドを設け、絶縁不良チェックに使用する。
こトで本発明により配線パターンの設計がなされたプリ
ント基板の試験方法を述べておく。第５図において、試
験対象のプリント基板１７は、テストピン１９を必要な
部分にのみ接触させるためのマスク治具１８及び位置決
め用テンプレート１６と＼もに試験機テーブル１５へ固
定する。試験機テーブル１５はデス１ヘピン１９が任意
の相対チャネル位置に接触できるように移動可能となっ
ている。
ント基板の試験方法を述べておく。第５図において、試
験対象のプリント基板１７は、テストピン１９を必要な
部分にのみ接触させるためのマスク治具１８及び位置決
め用テンプレート１６と＼もに試験機テーブル１５へ固
定する。試験機テーブル１５はデス１ヘピン１９が任意
の相対チャネル位置に接触できるように移動可能となっ
ている。
このような試験機を使って、上記テーブル１５を、第６
図Ｘ印の位置に整合するように移動させる。このとき、
それぞれのチャネル位置において、断線試験及び絶縁試
験を第７図のように行う。
図Ｘ印の位置に整合するように移動させる。このとき、
それぞれのチャネル位置において、断線試験及び絶縁試
験を第７図のように行う。
（ａ） 断線試験・・・同一ネットの配線ピン４，４
間の断線チェックを各配線ピン４，４にテストピン１．
９．１９を接触させて行う。
間の断線チェックを各配線ピン４，４にテストピン１．
９．１９を接触させて行う。
（ｂ） 絶縁試験・・・以上の導通試験で断線がない
ことが確認されたネッ１〜１１と隣接した配線チャネル
を使用しているネット１２の絶縁不良チェックを、配線
パターン１１により接続される配線ピン４，４と、絶縁
不良試験用パッド１３に、テストピン１９を接触させて
行う。
ことが確認されたネッ１〜１１と隣接した配線チャネル
を使用しているネット１２の絶縁不良チェックを、配線
パターン１１により接続される配線ピン４，４と、絶縁
不良試験用パッド１３に、テストピン１９を接触させて
行う。
以上のような断線チェックと絶縁不良チェックを同一相
対チャネル上の配線ピンをもつ全ネットについて行う。
対チャネル上の配線ピンをもつ全ネットについて行う。
本発明によれば、従来の任意に基本格子上まで配線ピン
を引き出して配線する方法に比較して短時間で導通試験
を行うことができる配線方法を提供することが可能であ
る。また、絶縁試験も導通試験と同じ要領で行うことが
できるため、従来のキャパシタンスを検出してチェック
する方法に比して絶縁物の厚さや質に関係して精度在悪
くする恐れはなく、しかもチェック時間も少なくて済む
配線方法を提供することができる。
を引き出して配線する方法に比較して短時間で導通試験
を行うことができる配線方法を提供することが可能であ
る。また、絶縁試験も導通試験と同じ要領で行うことが
できるため、従来のキャパシタンスを検出してチェック
する方法に比して絶縁物の厚さや質に関係して精度在悪
くする恐れはなく、しかもチェック時間も少なくて済む
配線方法を提供することができる。
第１図は本発明による配線ピンの説明図、第２図、第３
図は本発明の配線ピン引出し位置決定アルゴリズムの説
明図、第４図は本発明による絶縁試験用パッドの設定方
法説明図とその一部拡大図、第５図は試験機の構造図、
第６図は試験機の移動説明図、第７図は断線及び絶縁試
験の説明図、第８図及び第９図はそれぞれ搭載部品の斜
視図並びにそのピン配列図、第１０図は従来の配線方法
の説明図である。 ■・・部品ピン間隔、２・・・部品取付パッド、３・・
・引出しパターン、 ４・・・配線ピン、５・・・配
線パターン、 ６・・・基本格子、７・・・部品取付
パッドの中心、 ８，９・・・配線チャネル、 １０
・・配線ピン候補点、１１．１２・・・配線パターン、
１３・・・絶縁不良チェック用パッド、 １５・
・・検査機テーブル、１６・・位置決め用テンブレー１
・、 １７・・・プリント基板、 １８・・・マス
ク治具、 １９・・テストピン。 第１図 第２図 第４図 第７図
図は本発明の配線ピン引出し位置決定アルゴリズムの説
明図、第４図は本発明による絶縁試験用パッドの設定方
法説明図とその一部拡大図、第５図は試験機の構造図、
第６図は試験機の移動説明図、第７図は断線及び絶縁試
験の説明図、第８図及び第９図はそれぞれ搭載部品の斜
視図並びにそのピン配列図、第１０図は従来の配線方法
の説明図である。 ■・・部品ピン間隔、２・・・部品取付パッド、３・・
・引出しパターン、 ４・・・配線ピン、５・・・配
線パターン、 ６・・・基本格子、７・・・部品取付
パッドの中心、 ８，９・・・配線チャネル、 １０
・・配線ピン候補点、１１．１２・・・配線パターン、
１３・・・絶縁不良チェック用パッド、 １５・
・・検査機テーブル、１６・・位置決め用テンブレー１
・、 １７・・・プリント基板、 １８・・・マス
ク治具、 １９・・テストピン。 第１図 第２図 第４図 第７図
Claims (1)
- （１）基本格子間隔に整合しない間隔で配列された部品
ピンをもつ電子部品を搭載するプリント基板において、
配線パターンで物理的に接続される部品ピンの集合につ
いて各部品ピン近傍の基本格子内の相対的配線チャネル
位置が同一であるところに配線ピンを設け、該配線ピン
を経由して配線することを特徴とするプリント基板の配
線方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101089A JPS61259597A (ja) | 1985-05-13 | 1985-05-13 | プリント基板の配線方法 |
| US06/862,636 US4734980A (en) | 1985-05-13 | 1986-05-13 | Printed circuit board wiring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101089A JPS61259597A (ja) | 1985-05-13 | 1985-05-13 | プリント基板の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61259597A true JPS61259597A (ja) | 1986-11-17 |
Family
ID=14291370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60101089A Pending JPS61259597A (ja) | 1985-05-13 | 1985-05-13 | プリント基板の配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4734980A (ja) |
| JP (1) | JPS61259597A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142894A (ja) * | 1986-12-06 | 1988-06-15 | 株式会社東芝 | フラツトパツケ−ジ集積回路の配線基板 |
| US5012389A (en) * | 1988-12-14 | 1991-04-30 | Hand Held Products, Inc. | Board wiring pattern for a high density memory module |
| US5074037A (en) * | 1989-12-01 | 1991-12-24 | Oerlikon-Contraves Ag | Process for producing electrical connections on a universal substrate |
| US5426361A (en) * | 1991-09-09 | 1995-06-20 | Simmons; Selwyn D. | Electronic reconfigurable interconnect system |
| JPH05101144A (ja) * | 1991-10-03 | 1993-04-23 | Fujitsu Ltd | 自動配線方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340866A (en) * | 1976-09-27 | 1978-04-13 | Hitachi Ltd | Method of inspecting printed circuit board |
| JPS58103671A (ja) * | 1981-12-15 | 1983-06-20 | Fujitsu Ltd | パタ−ンチエツカ−の制御方法 |
| JPS5990986A (ja) * | 1982-11-17 | 1984-05-25 | 横河電機株式会社 | プリント板自動試験装置 |
| JPS6042662A (ja) * | 1983-08-17 | 1985-03-06 | Ibiden Co Ltd | プリント配線板の検査方法とその検査装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3078596A (en) * | 1960-11-21 | 1963-02-26 | Kenneth W Sweeton | Circuit assembly board |
| US3185897A (en) * | 1961-06-09 | 1965-05-25 | Robert D Goodin | Electronic circuit board |
| US3447039A (en) * | 1967-02-28 | 1969-05-27 | Edward F Branagan | Electronic circuit test board |
| US3644792A (en) * | 1970-07-02 | 1972-02-22 | Honeywell Inf Systems | Reusable circuit board for constructing logic circuits using integrated circuit elements |
| GB1399006A (en) * | 1972-03-28 | 1975-06-25 | Int Computers Ltd | Circuit boards |
| US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
-
1985
- 1985-05-13 JP JP60101089A patent/JPS61259597A/ja active Pending
-
1986
- 1986-05-13 US US06/862,636 patent/US4734980A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340866A (en) * | 1976-09-27 | 1978-04-13 | Hitachi Ltd | Method of inspecting printed circuit board |
| JPS58103671A (ja) * | 1981-12-15 | 1983-06-20 | Fujitsu Ltd | パタ−ンチエツカ−の制御方法 |
| JPS5990986A (ja) * | 1982-11-17 | 1984-05-25 | 横河電機株式会社 | プリント板自動試験装置 |
| JPS6042662A (ja) * | 1983-08-17 | 1985-03-06 | Ibiden Co Ltd | プリント配線板の検査方法とその検査装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4734980A (en) | 1988-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285215B2 (ja) | 導体装置検査方法及び装置 | |
| GB2136138A (en) | Testing electrical interconnection networks | |
| JPH02224259A (ja) | 集積回路用プローブカードを検査する方法及び装置 | |
| GB2307754A (en) | Test/reference capacitance ratio used to assess a conductive pattern on a pcb | |
| CN109696616A (zh) | 飞针测试机的测试方法及装置 | |
| KR100522560B1 (ko) | 수직 슬라이스 이미징을 이용한 검사 방법 | |
| JP2004508569A (ja) | 並列テスターを用いたプリント回路基板を検査するための方法及びその装置 | |
| JPS61259597A (ja) | プリント基板の配線方法 | |
| JP4247076B2 (ja) | 基板検査システム、及び基板検査方法 | |
| JP2763793B2 (ja) | プリント配線板検査装置 | |
| JPH0425775A (ja) | 配線板の検査方法及び装置 | |
| US6255827B1 (en) | Search routine for 2-point electrical tester | |
| KR20000006369A (ko) | 프린트기판검사용지그기판및프린트기판검사방법과,검사용지그기판을제작하기위한정보생성방법및장치 | |
| JPH0210384B2 (ja) | ||
| JPH10142271A (ja) | 回路基板のパターン静電容量測定方法 | |
| JPS62282277A (ja) | 導通検査装置 | |
| JPS6171691A (ja) | 分割用プリント基板の分割溝配設もれ検出方法 | |
| TWM650153U (zh) | 電路板電性測試編輯系統 | |
| TWM555476U (zh) | Pcba板信號對比設備 | |
| KR19980061378A (ko) | 기판자동검사기(ict)의 픽스쳐(fixture)제작용 데이타(data)자동작성장치 | |
| JPH0636008B2 (ja) | プリント基板試験方法 | |
| JP4387035B2 (ja) | コンタクトプローブおよび回路基板検査装置 | |
| JPS6122268A (ja) | プリント基板検査機 | |
| JPS62279471A (ja) | 検査用スル−ホ−ルをもつプリント基板の配線設計方法 | |
| JP2002043721A (ja) | プリント基板の検査方法と検査装置 |