JPS58103671A - パタ−ンチエツカ−の制御方法 - Google Patents
パタ−ンチエツカ−の制御方法Info
- Publication number
- JPS58103671A JPS58103671A JP56202106A JP20210681A JPS58103671A JP S58103671 A JPS58103671 A JP S58103671A JP 56202106 A JP56202106 A JP 56202106A JP 20210681 A JP20210681 A JP 20210681A JP S58103671 A JPS58103671 A JP S58103671A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- checking
- checker
- test
- adaptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はプリント配線板等における回路パターンの試験
方法に関するものである。
方法に関するものである。
（２）技術の背景
プリント配線板等の表面の導体部分の導通、絶縁につい
ての検査確鑓には片爾又は両画プリント配線板について
は従来は一般には目視、検査が行われてきた。しかしな
がら配線の複雑化、細線化するにつれ、多大の工数に加
え、人的疲労も大きく、このため自動的なパターンチェ
ッカーが求められてきた。特に近年半導体の急速な高書
度化と共にプリント配線板に対しても多層化が必要とな
り、更にパックワイヤリン゛グボードが採用され、一層
の複雑化とともに、最早目視検査は不可能となった。従
って自動的なパターンチェッカーに対する依存と共に、
そのより効率的稼働が求められてきている。
ての検査確鑓には片爾又は両画プリント配線板について
は従来は一般には目視、検査が行われてきた。しかしな
がら配線の複雑化、細線化するにつれ、多大の工数に加
え、人的疲労も大きく、このため自動的なパターンチェ
ッカーが求められてきた。特に近年半導体の急速な高書
度化と共にプリント配線板に対しても多層化が必要とな
り、更にパックワイヤリン゛グボードが採用され、一層
の複雑化とともに、最早目視検査は不可能となった。従
って自動的なパターンチェッカーに対する依存と共に、
そのより効率的稼働が求められてきている。
（３）従来技術と問題点
パターンチェッカーには一般に次の２つの方法が用いら
れる。その１つは全ビ・ン方法である。
れる。その１つは全ビ・ン方法である。
第１図は全ビン方法のチェック用アダプターの要部概略
の斜視図である。崗第１図より第７図迄図中の同一符号
は同一物を示す、試験用ビンｌはすべての部品挿入孔２
に接触するように格子目状に配列されている。此の方法
によれば全端子を一時に測定し高能率である。しかし試
験用ビン１はプリント配線板３の回路パターンに合せて
製作しなければならず、チェック用アダプター４は高価
となるため、必然的に大量生産においてのみ経済性が成
立する。
の斜視図である。崗第１図より第７図迄図中の同一符号
は同一物を示す、試験用ビンｌはすべての部品挿入孔２
に接触するように格子目状に配列されている。此の方法
によれば全端子を一時に測定し高能率である。しかし試
験用ビン１はプリント配線板３の回路パターンに合せて
製作しなければならず、チェック用アダプター４は高価
となるため、必然的に大量生産においてのみ経済性が成
立する。
第２図は移動ビン方法のチェック用アダプターの要部概
略の斜視図である。チェック用アダプター５はプリント
配線板３の幅方向にまたがり、矢印Ａ方向に走行する。
略の斜視図である。チェック用アダプター５はプリント
配線板３の幅方向にまたがり、矢印Ａ方向に走行する。
走行方向に試験用ビン１は複数本配列され、限定された
１路パターンのみ走行試験し、判定データを記憶し、蓄
積する。プリント配線板３の全長走行後、判定結果を総
合し、良否の判別を決定する。この方法は全ビン方法に
比べ、チェック用アダプター５は安価となるため、比較
約多種小量生産に適合する。しかし走行試験のため、全
ビン方法に比し、試験時間を要する。
１路パターンのみ走行試験し、判定データを記憶し、蓄
積する。プリント配線板３の全長走行後、判定結果を総
合し、良否の判別を決定する。この方法は全ビン方法に
比べ、チェック用アダプター５は安価となるため、比較
約多種小量生産に適合する。しかし走行試験のため、全
ビン方法に比し、試験時間を要する。
又更に複雑な１路パターンの場合には一方向のみでは試
験が完了せず、プリント配線板３を９０６方向変換し、
直交２方向から試験する必要がある。
験が完了せず、プリント配線板３を９０６方向変換し、
直交２方向から試験する必要がある。
このような場合チェック用アダプター５の移動を最小に
し、試験暗闘を短縮し、パターンチェッカーの稼働率を
向上させる制御方法が求められる。
し、試験暗闘を短縮し、パターンチェッカーの稼働率を
向上させる制御方法が求められる。
（４）発明の目的
本発明の目的はパターンチェッカーの稼働率向上をチェ
ック用アダプターの構造ならびに駆動方式を有する装置
により実現するものである。
ック用アダプターの構造ならびに駆動方式を有する装置
により実現するものである。
（５）発明の構成
プリント配線板のパターンチェッカーの駆動において、
予め蓄積記憶されたパターンデータに基づき、チェック
用アダプターの走行方向、測定区分を擬似的に計算し、
最短暗闘の順序を決定した後、動作指令を出す計算機部
を具備することを特徴とするパターンチェッカーの制御
方法により上記目的を達成するものである。
予め蓄積記憶されたパターンデータに基づき、チェック
用アダプターの走行方向、測定区分を擬似的に計算し、
最短暗闘の順序を決定した後、動作指令を出す計算機部
を具備することを特徴とするパターンチェッカーの制御
方法により上記目的を達成するものである。
（６）発明の実施例
第３図は本発明に係るパターンチェッカーの制御方法の
システム構成図である。パターンデータ１１は磁気記憶
装置に蓄積され、これは設計時のＣＡＤ （ｃｏｍｐｕ
ｔｅｒ ａｉｄｅｄ ｄｏｓＩｇｎ）データより抽
出される。このパターンデータ１１は計算機１２に送り
まれ、与えられたパターンデ・−夕１１を擬似的に分割
し、効率的な試験順序分割を設定する。この結果に従い
、チェッカー制御部１３にチェック用アダプター１４の
動作指令を出す、チェック用アダプター１４は駆動機構
部（図省略）に駆動信号を送り、チェック用アダプター
１４聰動する。チェック用アダプター１４から試験デー
タが判定装置（ＩＩ省略）に送りこまれる。
システム構成図である。パターンデータ１１は磁気記憶
装置に蓄積され、これは設計時のＣＡＤ （ｃｏｍｐｕ
ｔｅｒ ａｉｄｅｄ ｄｏｓＩｇｎ）データより抽
出される。このパターンデータ１１は計算機１２に送り
まれ、与えられたパターンデ・−夕１１を擬似的に分割
し、効率的な試験順序分割を設定する。この結果に従い
、チェッカー制御部１３にチェック用アダプター１４の
動作指令を出す、チェック用アダプター１４は駆動機構
部（図省略）に駆動信号を送り、チェック用アダプター
１４聰動する。チェック用アダプター１４から試験デー
タが判定装置（ＩＩ省略）に送りこまれる。
第４図は本１１−に係るイの試−順序の説明図である。
説明の便宜上−路パターンを単純化し、縦横の簡単な例
を示す、崗■路パターンの設計上のルールとして導体は
斜めの方向比は配置せず、総て縦横の方向のみである。
を示す、崗■路パターンの設計上のルールとして導体は
斜めの方向比は配置せず、総て縦横の方向のみである。
チェック用アダプター１４の走行方向の試験用ビンは簡
略に２列のみとする。第４図の例において、プリント配
線板３の゛Ｂ方陶の導通は易−ｂ ｓ Ｃｄ ｓ ｄ−
８ｓ ｇ−ｆ ５ｈ−ｔ％ｌ−ｍである。スプリント配
線板３のＣ方向の導通はｂ−ｃ、 ｇ−ｈｓ １−ｊＳ
ｋ−ｔ。
略に２列のみとする。第４図の例において、プリント配
線板３の゛Ｂ方陶の導通は易−ｂ ｓ Ｃｄ ｓ ｄ−
８ｓ ｇ−ｆ ５ｈ−ｔ％ｌ−ｍである。スプリント配
線板３のＣ方向の導通はｂ−ｃ、 ｇ−ｈｓ １−ｊＳ
ｋ−ｔ。
である、この情報はパターンデータｌｌに蓄積されてい
るものである。
るものである。
第５ｍは本ｔｈ明に係る口の試験順序の説明図である。
チェック用アダプター１４はＢ方−の第１のステップは
Ｘｌにある。このステップではａ−ｂ％ｂ ｃＳｆ
ｇｓ ｇ ｈ−、ｋ ｌが判定の対象になる。同
様にして中間を省略し、ｎｌｌ後ステップＸｎに嫂する
。このステップではｊ−１が判定の対象となる。ステッ
プＸｎでＢ方向の試験が終り、仮にｎ回で終ることとす
る。
Ｘｌにある。このステップではａ−ｂ％ｂ ｃＳｆ
ｇｓ ｇ ｈ−、ｋ ｌが判定の対象になる。同
様にして中間を省略し、ｎｌｌ後ステップＸｎに嫂する
。このステップではｊ−１が判定の対象となる。ステッ
プＸｎでＢ方向の試験が終り、仮にｎ回で終ることとす
る。
第６図は本発明に係るへの試験順序の説明図である。説
明上チェック用アダプター１４を９０゜回転（実際はプ
リント配線板を一転する。）シ、プリント配線板３をＣ
方向に走行させる。チェック用アダプター１４は第１の
ステップはＹｌにある。このステップではａ−ｂＳｂ−
ｃ％ｃ−ｄ。
明上チェック用アダプター１４を９０゜回転（実際はプ
リント配線板を一転する。）シ、プリント配線板３をＣ
方向に走行させる。チェック用アダプター１４は第１の
ステップはＹｌにある。このステップではａ−ｂＳｂ−
ｃ％ｃ−ｄ。
ｄ−ｅが判定の対象となる。同様にして中間を省略し、
ｐａ後ステップＹｐ＆−嫂する。このステップではに−
１，，１−ｍが判定の対象となる。ステップＹｐでＣ方
向の試験が終り、仮にｐＨで終ることとする。
ｐａ後ステップＹｐ＆−嫂する。このステップではに−
１，，１−ｍが判定の対象となる。ステップＹｐでＣ方
向の試験が終り、仮にｐＨで終ることとする。
以上イ、・口の試験順序では全・体の試験はｎ＋Ｐ■で
完了することになる。
完了することになる。
第７図は本発明に係る二の試験順序の説明図である。プ
リントに線板のＣ方向にチェック用アダブタ−１４を走
行させる。チェック用アダプター１４は第１ステツプは
Ｙｌにある。このステップではａ−ｂ、 ｂ−ｃ、 ｃ
−ｄ、 ｄ−ａが判定の対象となる。同様にしてステッ
プＹ２ではｆ−ｇ。
リントに線板のＣ方向にチェック用アダブタ−１４を走
行させる。チェック用アダプター１４は第１ステツプは
Ｙｌにある。このステップではａ−ｂ、 ｂ−ｃ、 ｃ
−ｄ、 ｄ−ａが判定の対象となる。同様にしてステッ
プＹ２ではｆ−ｇ。
ｇ−ｈ、ｈ−１が判定の対象とな、更にステップＹ３で
はｌ−ｊが判定の対象となる。最後にｑ面後ステップＹ
ｌ−嫂する。このステップではに−１、ｌ−ｍが判定の
対象となる６以上への試験順序ては全体の試験は仮にａ
ｌｌで完了する事とする。
はｌ−ｊが判定の対象となる。最後にｑ面後ステップＹ
ｌ−嫂する。このステップではに−１、ｌ−ｍが判定の
対象となる６以上への試験順序ては全体の試験は仮にａ
ｌｌで完了する事とする。
以上の結果イ、口の試験順序によりｎ＋ｐＨの試験か、
又ハの試験順序によりｑ［の試験か何れが短い暗闘で完
了するかを第３図の計算機１２があらかじめパターンデ
ータ１１により、擬似的な計算（シェ電レージ１ン）に
より判断し、チェッカー制御部に指令を出す。
又ハの試験順序によりｑ［の試験か何れが短い暗闘で完
了するかを第３図の計算機１２があらかじめパターンデ
ータ１１により、擬似的な計算（シェ電レージ１ン）に
より判断し、チェッカー制御部に指令を出す。
第４１１の１路パターンは１１Ｎであり、第５１１゜第
６図のイ、口又は第７図のへの走行方向が何れがよいか
は１路パターンにより興なり、−１的判断は出来ない。
６図のイ、口又は第７図のへの走行方向が何れがよいか
は１路パターンにより興なり、−１的判断は出来ない。
（７）尭明の効果
本発明によれば多種小量の生産においてパターンチェッ
カーの稼働を最適状態に保ち、対応することが出来る。
カーの稼働を最適状態に保ち、対応することが出来る。
第１図は全ピン方法のチェック用アダプターの要部概略
の斜視図、第２図は移動ピン方法のチェック用アダプタ
ーの要部概略の斜視図、第３図は本発明に係るパターン
チェッカーの制御方法のシステム構成図、第４図は本発
明に係るイの試験順序の説明図、第５図は本発明に係る
口の試験順序の説明図、第６図は本発明に係るハの試験
順序の説明図、第７図は本発明に係る二の試験順序の説
明図である。 図において１は試験用ピン、２は部品挿入孔、３はプリ
ント配線板、５．１５はチェック用アダプター、１１は
パターンデータ、１２は計算機、１３はチェッカー制御
部である。
の斜視図、第２図は移動ピン方法のチェック用アダプタ
ーの要部概略の斜視図、第３図は本発明に係るパターン
チェッカーの制御方法のシステム構成図、第４図は本発
明に係るイの試験順序の説明図、第５図は本発明に係る
口の試験順序の説明図、第６図は本発明に係るハの試験
順序の説明図、第７図は本発明に係る二の試験順序の説
明図である。 図において１は試験用ピン、２は部品挿入孔、３はプリ
ント配線板、５．１５はチェック用アダプター、１１は
パターンデータ、１２は計算機、１３はチェッカー制御
部である。
Claims (1)
- プリント配線板のパターンチェッカーの駆動において、
予め蓄積記憶されたパターンデータに基づき、チェック
用アダプターの走行方向、測定区分を擬似的に計算し、
最短暗闘の順序を決定した後、動作指令を出す計算機能
を具備することを特徴とするパターンチェッカーの制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202106A JPS58103671A (ja) | 1981-12-15 | 1981-12-15 | パタ−ンチエツカ−の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202106A JPS58103671A (ja) | 1981-12-15 | 1981-12-15 | パタ−ンチエツカ−の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103671A true JPS58103671A (ja) | 1983-06-20 |
| JPH0129266B2 JPH0129266B2 (ja) | 1989-06-08 |
Family
ID=16452058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202106A Granted JPS58103671A (ja) | 1981-12-15 | 1981-12-15 | パタ−ンチエツカ−の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103671A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259597A (ja) * | 1985-05-13 | 1986-11-17 | 株式会社日立製作所 | プリント基板の配線方法 |
| JP2007147474A (ja) * | 2005-11-29 | 2007-06-14 | Micronics Japan Co Ltd | センサ基板並びにこれを用いる検査方法及び装置 |
-
1981
- 1981-12-15 JP JP56202106A patent/JPS58103671A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61259597A (ja) * | 1985-05-13 | 1986-11-17 | 株式会社日立製作所 | プリント基板の配線方法 |
| JP2007147474A (ja) * | 2005-11-29 | 2007-06-14 | Micronics Japan Co Ltd | センサ基板並びにこれを用いる検査方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129266B2 (ja) | 1989-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109358526A (zh) | 基于仿真的自动驾驶循迹算法的软件在环测试方法 | |
| JPS6242261A (ja) | 超次元アレイ内のプロセツサ相互接続方法およびその装置 | |
| CN101241162A (zh) | 电缆检测仪 | |
| CN104504985A (zh) | 轨道交通计轴仿真系统及用其进行仿真的方法 | |
| JPS58103671A (ja) | パタ−ンチエツカ−の制御方法 | |
| CN111091248A (zh) | 一种船舶路径规划方法及系统 | |
| CN110187213B (zh) | 轨道电路列车运行仿真装置 | |
| KR100511646B1 (ko) | 철도의 전자 연동장치 자동 검사 시스템 | |
| CN104102758A (zh) | 信号线长度检查系统及方法 | |
| CN104819740B (zh) | 基于can总线的汽车组合仪表测试系统及方法 | |
| CN206057501U (zh) | Pcba板信号对比设备 | |
| CN1128408C (zh) | Asic芯片设计软硬件合作模拟与测试的一体化仪器 | |
| JPH03210481A (ja) | プリント回路基板検査用可動プローブ式多点コンタクト装置 | |
| JPS5798869A (en) | Checking method for continuity of printed board circuit | |
| CN211534240U (zh) | 扫地机器人光流标定测试设备 | |
| JPH0245881A (ja) | プリント基板の配線方法 | |
| CN118050695A (zh) | 一种毫米波雷达台架环境试验自动化测试系统及方法 | |
| JPH04236670A (ja) | プリント板検査用データ発生システム | |
| JPH0618558A (ja) | プリント基板検査装置 | |
| CS234970B1 (cs) | Simulátor elektrického pohonu | |
| JPS63202868A (ja) | 不完全挿入コネクタ確認方式 | |
| CN115524095A (zh) | 一种用于岸船蒸汽输送装置的陆上模拟海况运动测试装置 | |
| JPS6111676A (ja) | プリント基板検査装置 | |
| JPS63313277A (ja) | 配線パタ−ンチェック方法 | |
| JPS6145786B2 (ja) |