CN1128408C - Asic芯片设计软硬件合作模拟与测试的一体化仪器 - Google Patents
Asic芯片设计软硬件合作模拟与测试的一体化仪器 Download PDFInfo
- Publication number
- CN1128408C CN1128408C CN 00113352 CN00113352A CN1128408C CN 1128408 C CN1128408 C CN 1128408C CN 00113352 CN00113352 CN 00113352 CN 00113352 A CN00113352 A CN 00113352A CN 1128408 C CN1128408 C CN 1128408C
- Authority
- CN
- China
- Prior art keywords
- simulation
- test
- application software
- software
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明涉及对专用集成电路ASIC设计进行软硬件合作模拟与测试的一体化仪器。目的在于使模拟更加充分，确保投片的成功率，并提高模拟级别，同时提供对ASIC进行测试的手段。它由软硬件合作模拟与测试应用软件和模测仪硬件组成。硬件由并行总线接口、主机、适配器三部分组成。主机包括主控制器MS、时钟控制器CC、存储控制器MC、输入模式存储器IPM、输出模式存储器OPM、输入引脚电气电路IPE、输出引脚电气电路OPE，它们通过接口电缆、连接电缆以级数据、地址、控制总线进行信号传输。它融硬模型和软模型为一体，集模拟与测试于一身。不仅提高了模拟的级别，确保了ASIC投片的成功率，还可测试ASIC，免去了需要购买或研制专门测试设备的额外开销，节约成本。
Description
技术领域 本发明涉及对ASIC(专用集成电路)芯片设计进行软硬件合作模拟与测试的一体化仪器(以下简称模测仪)。
背景技术 随着ASIC芯片集成度的提高和功能的增强，在ASIC的设计过程中对ASIC的模拟验证提出了更高的要求。因为只有对其经过充分的模拟验证才能保证其投片的成功率。目前商业电子设计自动化(EDA)中的软件模拟器(例如，美国的Verilog)是对ASIC芯片进行模拟验证的主要工具。然而利用EDA公司提供的软件模拟工具，在ASIC模拟阶段会遇到软件建模带来的麻烦。因为软件模拟的关键在于获得准确的软模型，但并不是所有的ASIC都能方便地进行软件建模。例如，高性能的微处理器往往由于资料缺乏、或对接口协议理解不完全正确、或购得的芯片与用户手册不一致等，都会造成软件建模的极大困难；而EDA公司一般也不提供高性能微处理器的软模型。因而利用现有的软件模拟器对ASIC设计进行模拟验证有很大的局限性，特别是难以实现更高级别的模拟验证。由于对ASIC设计的模拟不够充分，也就难以有效地保证投片的成功率。
发明内容 本发明的目的之一是进行软硬件合作模拟，该方法把正在设计中的ASIC作为软模型和硬模型(如高性能微处理器)有机地接合起来，使模拟中的软模型(即ASIC)的代码和实际的硬模型一起运行，省去软件模拟器中要对相应的硬模型进行软件建模而带来的诸多限制。由于模拟级别的提高(如：体系结构级、板级、ASIC级)，使得模拟更加充分，以便能更有效地保证投片的成功率。本发明的目的之二是利用该仪器对生产出来后的ASIC进行测试，这不但检验了ASIC的生产质量，还免去了需要购买或研制专门测试设备的额外开销，一仪两用，节约成本。
本发明的技术方案是：模测仪由软硬件合作模拟与测试应用软件(以下简称应用软件)和模测仪硬件组成。应用软件包括：模拟应用软件和测试应用软件，它们运行在工作站的UNIX环境下；硬件由安装在工作站上的并行总线接口、主机、适配器三部分组成。主机包括：主控制器MS、时钟控制器CC、存储控制器MC、输入模式存贮器IPM、输出模式存贮器OPM、输入引脚电气电路IPE、输出引脚电气电路OPE。并行总线接口通过接口电缆与主控制器MS相连；MS将应用软件的时钟指令传给CC，使其产生相应的时钟序列作为主机的工作时钟；MS还将输入模式向量IPattern传给IPM，将应用软件的存贮器操作指令(如，存贮器写、读、突发、地址码等)传给MC，使其产生相应的命令序列对IPM或OPM执行相应的存贮器操作。MC执行突发操作时，以突发读方式(即以工作时钟的速率)从IPM中将读出的IPattern向量连续不断地送到IPE进行电平变换和I/O方向处理(对非差分电路而言)，然后通过连接电缆将此IPattern向量作用于安装在适配器上的硬模型或ASIC的输入引脚，其输出引脚还通过连接电缆与OPE相连。在IPM执行突发读的同时，OPM则以突发写的方式将经过OPE进行电平变换后的OPattern向量保存在自己的顺序地址中。MS还可根据应用软件的指令将保存在OPM中的OPattern读出通过接口电缆和并行总线接口送给应用软件。
本发明由软硬件合作模拟与测试应用软件和模测仪硬件组成，其软硬件合作模拟与测试应用软件包括运行在工作站的UNIX环境下的模拟应用软件和测试应用软件；硬件由安装在工作站上的并行总线接口、主机、适配器三部分组成；其特征在于：主机包括主控制器MS、时钟控制器CC、存储控制器MC、输入模式存储器IPM、输出模式存储器OPM、输入引脚电气电路IPE、输出引脚电气电路OPE；工作站上的并行总线接口通过接口电缆—数据总线和控制总线与主机的主控制器MS相连；主机的输入引脚电气电路IPE和输出引脚电气电路OPE通过连接电缆与适配器相连；主控制器MS将应用软件的时钟指令传给时钟控制器CC，时钟控制器CC产生相应的时钟序列作为主机的工作时钟；主控制器MS还将输入模式向量IPattern传给输入模式存储器IPM，将应用软件的存储器操作指令包括存储器写/读/突发、地址码信息传给存储控制器MC，随后MC产生相应的命令序列对输入模式存储器IPM或输出模式存储器OPM执行相应的存储器操作；存储控制器MC执行突发操作时，以突发读方式即以工作时钟的速率从输入模式存储器IPM中将读出的IPattern向量连续不断地送到输入引脚电气电路IPE进行电平变换、I/O方向处理，然后通过连接电缆将经过了IPE处理后的IPattern向量作用于安装在适配器上的硬模型或ASIC的输入引脚，其输出引脚还通过连接电缆与输出引脚电气电路OPE相连；在输入模式存储器IPM执行突发读的同时，输出模式存储器OPM以突发写的方式将经过输出引脚电气电路OPE进行电平变换、I/O方向处理，经过OPE进行电平变换后的Opattern向量保存在自己的顺序地址中；主控制器MS根据应用软件的指令将保存在输出模式存储器OPM中的OPattern通过OPattern线读出，并通过接口电缆和并行总线接口送给运行在工作站上的应用软件进行处理。
利用本发明进行模拟或测试时，先选择适配器安放硬模型或被测件，将适配器连接到主机后，编写适配器的Shell文件，包含.DEV、.PKG、.ADP、.DLY、.TCK等；如果是模拟方式，调用模拟应用软件进行模拟环境的准备、模测仪主机的初始化与模拟配置；然后启动模拟应用软件和软件模拟器一同工作，对ASIC进行软硬件合作模拟，并用波形显示模拟结果，供设计者进行分析；如果是测试方式，则调用测试应用软件进行测试环境的准备、模测仪的初始化与测试配置，然后启动测试功能，对被测件进行测试，并用文件的形式报告测试结果，供设计者进行分析。
本发明融硬模型和软模型为一体，集模拟和测试于一身，为ASIC设计中迫切需要解决的各个级别的模拟验证和测试问题提供了一种统一的解决方案。模测仪采用工作站并行总线式集中控制，结构紧凑，简单；模式存储器向量深度、I/O引脚数和不同的引脚电气可灵活配置(其中：模式存贮器向量深度可从4M扩充到8M、16M；I/O引脚数可以从192扩到192×8＝1536；目前对硬模型支持LVCMIS、HSTL的引脚电气，对ASIC支持LVCMOS和LVDS的引脚电气)；工作时钟分外接时钟和内置时钟两种，内置时钟频率可调(范围：150Khz~60Mhz)；时钟延迟时间可调(范围：Ons~41.3ns)；激励信号电平可调(范围：-1v~6v)；有Z(高阻)采样电路和定时测量电路。
使用本发明如果被模拟或被测试的ASIC的工作频率在标称值范围之内，则为精确模拟或精确测试；若被模拟或被测试的ASIC的工作频率大于60Mhz，则为功能模拟或功能测试。
附图说明
图1为模测仪主机构成图；
图2为应用软件流程图；
图中：1—并行总线接口 2—接口电缆
3—主控制器MS 4—时钟控制器CC
5—存贮控制器MC 6—输入模式存贮器IPM
7—输入引脚电气电路IPE 8—适配器
9—输出引脚电气电路OPE 10-出模式存贮器OPM
11—主机 12-连接电缆
具体实施方式 下面结合附图对本发明作进一步说明：
如图1所示：并行总线接口1通过接口电缆2与主控制器MS 3相连；主控制器MS 3将应用软件的时钟指令传给时钟控制器CC 4，使其产生相应的时钟序列作为主机11的工作时钟；主控制器MS 3还将输入模式向量IPattern传给输入模式存贮器IPM 6，将应用软件的存贮器操作指令(如，存贮器写、读、突发、地址码等)传给存贮控制器MC 5，使其产生相应的命令序列对输入模式存贮器IPM 6或输出模式存贮器OPM 10执行相应的存贮器操作。存贮控制器MC 5执行突发操作时，以突发读方式(即以工作时钟的速率)从输入模式存贮器IPM 6中将读出的IPattern向量连续不断地送到输入引脚电气电路IPE 7进行电平变换和I/O方向处理(对非差分电路而言)，然后通过连接电缆12将此IPattern向量作用于安装在适配器8上的硬模型或ASIC的输入引脚，其输出引脚还通过连接电缆12与输出引脚电气电路OPE9相连。在输入模式存贮器IPM 6执行突发读的同时，输出模式存贮器OPM10则以突发写的方式将经过输出引脚电气电路OPE 9进行电平变换后的OPattern向量保存在自己的顺序地址中。主控制器MS 3还可根据应用软件的指令将保存在输出模式存贮器OPM 10中的OPattern读出通过接口电缆2和并行总线接口1送给应用软件。
如图2所示：先选择合适的适配器安放硬模型(模拟)或被测件(测试)，将适配器连接到模测仪主机后，编写适配器的Shell文件，包含.DEV、.PKG、.ADP、.DLY、.TCK等；如果是模拟方式，则调用模拟应用软件进行模拟环境的准备、模测仪的初始化与模拟配置；然后启动模拟应用软件和软件模拟器一同工作，对ASIC进行软硬件合作模拟，并用波形显示模拟结果，供设计者进行分析。如果是测试方式，则调用测试应用软件进行测试环境的准备、模测仪的初始化与测试配置；然后启动测试功能，对被测件进行测试，并用文件的形式报告测试结果，供设计者进行分析。
Claims (2)
1、一种ASIC芯片设计软硬件合作模拟与测试的一体化仪器一模测仪，它由软硬件合作模拟与测试应用软件和模测仪硬件组成，其软硬件合作模拟与测试应用软件包括运行在工作站的UNIX环境下的模拟应用软件和测试应用软件；硬件由安装在工作站上的并行总线接口(1)、主机(11)、适配器(8)三部分组成；其特征在于：主机(11)包括主控制器MS(3)、时钟控制器CC(4)、存储控制器MC(5)、输入模式存储器IPM(6)、输出模式存储器OPM(10)、输入引脚电气电路IPE(7)、输出引脚电气电路OPE(9)；工作站上的并行总线接口(1)通过接口电缆(2)—数据总线和控制总线与主机(11)的主控制器MS(3)相连；主机(11)的输入引脚电气电路IPE(7)和输出引脚电气电路OPE(9)通过连接电缆(12)与适配器(8)相连；主控制器MS(3)将应用软件的时钟指令传给时钟控制器CC(4)，时钟控制器CC(4)产生相应的时钟序列作为主机(11)的工作时钟；主控制器MS(3)还将输入模式向量IPattern传给输入模式存储器IPM(6)，将应用软件的存储器操作指令包括存储器写/读/突发、地址码信息传给存储控制器MC(5)，随后MC(5)产生相应的命令序列对输入模式存储器IPM(6)或输出模式存储器OPM(10)执行相应的存储器操作；存储控制器MC(5)执行突发操作时，以突发读方式即以工作时钟的速率从输入模式存储器IPM(6) 中将读出的IPattern向量连续不断地送到输入引脚电气电路IPB(7)进行电平变换、I/O方向处理，然后通过连接电缆(12)将经过了IPE(7)处理后的IPattern向量作用于安装在适配器(8)上的硬模型或ASIC的输入引脚，其输出引脚还通过连接电缆(12)与输出引脚电气电路OPE(9)相连；在输入模式存储器IPM(6)执行突发读的同时，输出模式存储器OPM(10)以突发写的方式将经过输出引脚电气电路OPE(9)进行电平变换、I/O方向处理，将经过OPE进行电平变换后的Opattern向量保存在自己的顺序地址中；主控制器MS(3)根据应用软件的指令将保存在输出模式存储器OPM(10)中的OPattern通过OPattern线读出，并通过接口电缆(2)和并行总线接口(1)送给运行在工作站上的应用软件进行处理。
2、如权利要求1所述的ASIC芯片设计软硬件合作模拟与测试的一体化仪器，其特征在于利用本发明进行模拟或测试时，先选择适配器(8)安放硬模型或被测件，将适配器(8)连接到主机(11)后，编写适配器(8)的Shell文件，包含.DEV、.PKG、.ADP、.DLY、.TCK等；如果是模拟方式，调用模拟应用软件进行模拟环境的准备、模测仪主机(11)的初始化与模拟配置；然后启动模拟应用软件和软件模拟器一同工作，对ASIC进行软硬件合作模拟，并用波形显示模拟结果，供设计者进行分析；如果是测试方式，则调用测试应用软件进行测试环境的准备、模测仪的初始化与测试配置，然后启动测试功能，对被测件进行测试，并用文件的形式报告测试结果，供设计者进行分析。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 00113352 CN1128408C (zh) | 2000-04-03 | 2000-04-03 | Asic芯片设计软硬件合作模拟与测试的一体化仪器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 00113352 CN1128408C (zh) | 2000-04-03 | 2000-04-03 | Asic芯片设计软硬件合作模拟与测试的一体化仪器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1316694A CN1316694A (zh) | 2001-10-10 |
| CN1128408C true CN1128408C (zh) | 2003-11-19 |
Family
ID=4583141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 00113352 Expired - Fee Related CN1128408C (zh) | 2000-04-03 | 2000-04-03 | Asic芯片设计软硬件合作模拟与测试的一体化仪器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1128408C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1295778C (zh) * | 2003-11-27 | 2007-01-17 | 北京北阳电子技术有限公司 | 一种验证芯片硬件行为与软件模拟行为的一致性的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105279050B (zh) * | 2015-09-29 | 2019-01-15 | 中国电子科技集团公司第五十四研究所 | 一种检测SoC前后端ROM数据一致性的方法 |
| CN106405388B (zh) * | 2016-08-19 | 2019-04-23 | 西安电子科技大学 | 一种数字芯片功能测试方法及系统 |
| CN108459934B (zh) * | 2017-12-22 | 2021-01-29 | 深圳比特微电子科技有限公司 | 搜寻最佳频率的方法 |
-
2000
- 2000-04-03 CN CN 00113352 patent/CN1128408C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1295778C (zh) * | 2003-11-27 | 2007-01-17 | 北京北阳电子技术有限公司 | 一种验证芯片硬件行为与软件模拟行为的一致性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1316694A (zh) | 2001-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5678028A (en) | Hardware-software debugger using simulation speed enhancing techniques including skipping unnecessary bus cycles, avoiding instruction fetch simulation, eliminating the need for explicit clock pulse generation and caching results of instruction decoding | |
| CN204832267U (zh) | 一种芯片测试平台 | |
| TW461004B (en) | Event based semiconductor test system | |
| US6363509B1 (en) | Method and apparatus for transforming system simulation tests to test patterns for IC testers | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US6883147B1 (en) | Method and system for generating a circuit design including a peripheral component connected to a bus | |
| EP0129017A2 (en) | Method and apparatus for modeling systems of complex circuits | |
| JP2002222230A (ja) | 不要輻射最適化方法および不要輻射解析方法 | |
| JP2004527036A (ja) | ロジックシミュレーションを用いない複雑なｉｃの設計検証法とその装置 | |
| CN103116069A (zh) | 芯片频率的测试方法、装置及系统 | |
| CN110222388A (zh) | 一种基于关键路径复制的电路最高工作频率测试方法 | |
| CN110348091A (zh) | 一种信号延迟模拟装置和应用该装置的仿真装置 | |
| CN1128408C (zh) | Asic芯片设计软硬件合作模拟与测试的一体化仪器 | |
| JP2002164434A (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| CN101609614A (zh) | 一种半实物仿真系统的仿真平台及对目标系统进行在线调参的方法 | |
| CN106405388B (zh) | 一种数字芯片功能测试方法及系统 | |
| CN116776785A (zh) | 一种集成芯片的被动模式验证方法及系统 | |
| CN111460759A (zh) | 一种基于Python语言的EDA验证平台及其使用方法 | |
| CN106503278B (zh) | 数字电路设计的时序分析方法及其系统 | |
| Bateman et al. | Simulation of an integrated design and test environment for mixed signal integrated circuits | |
| CN111310396B (zh) | 一种fpga虚拟平台及实现fpga虚拟平台的方法 | |
| Yang et al. | Current status and challenges of soc verification for embedded systems market | |
| CN117709046B (zh) | 一种基于uvm的APB_bridge子系统级的验证平台的搭建方法 | |
| CN113806279B (zh) | 一种基于SystemC实现iMX6Q的SoC片上串口的建模方法 | |
| CN221199819U (zh) | 一种dram颗粒兼容性测试主板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031119 Termination date: 20190403 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |