JPS61258617A - デイジタル形保護継電装置 - Google Patents

デイジタル形保護継電装置

Info

Publication number
JPS61258617A
JPS61258617A JP60096269A JP9626985A JPS61258617A JP S61258617 A JPS61258617 A JP S61258617A JP 60096269 A JP60096269 A JP 60096269A JP 9626985 A JP9626985 A JP 9626985A JP S61258617 A JPS61258617 A JP S61258617A
Authority
JP
Japan
Prior art keywords
setting
circuit
relay
setting device
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60096269A
Other languages
English (en)
Inventor
寛美 長崎
順一 稲垣
伊藤 八大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60096269A priority Critical patent/JPS61258617A/ja
Publication of JPS61258617A publication Critical patent/JPS61258617A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ディジタル形保護継電装置、特にリレー要素
の整定値の設定方法を改良したディジタル形保護継電装
置に関するものである。
〔発明の技術的背景〕
近年、ディジタル技術の進歩に伴ない、マイクロコンビ
エータなどのディジタル演算処理装置を保護継電装置へ
適用することが、国内外でも行なわれている。この種の
ディジタル保護継電装置の大きな利点は、従来多数の保
護リレー要素の回路を組合せていた装置を、ディジタル
演算処理装置のプログラムにより、同一ハードウェアに
よって多要素を処理することによシ、小型に、しかも効
率的にできることである。
しかし、この種のディジタル保護継電装置を構成する多
数のリレー要素に対して、個々に整定値を設定する整定
部をもうけることは、小型化の利点を生かすことができ
ないばかシか、この整定部はリレー装置の低価格化を妨
げる要因となる。
第6図は本発明の先願に係わるディジタル保護継電装置
(特許59−81981号)の構成図である。
第6図において、1はマイクロコンビエータ等のディジ
タル演算処理部(以下MPUと云う)、ヱは整定装置で
ある。MPU 1は被保護系統の電気量を入力すると共
に、整定装置旦で設定された整定値を入力して大きさの
比較を行ない、被保護系統の故障の有無を判定し、有と
判定したときトリ、プ出力を出す。3は整定値に設定す
る数値設定回路、4は複数のリレー要素から整定値を設
定しようとするす゛し一要素を選択する選択回路、5は
整定値を記憶する記憶回路、ただし記憶回路5はMPU
 l内にあってもよい。6は数値設定回路3に設定され
た整定値を記憶回路5に書き込むための書き込み信号を
出力するスイッチ、7は制御回路、8は選択回路4で選
択されたリレー要素の整定値を表示する表示回路、9は
、数値設定回路3、選択回路4、記憶回路5、制御回路
7及び表示回路8のデータの転送を行なうためのパスで
ある。   。
ここで、数値設定回路3は、例えば複数桁のディジタル
スイッチあるいは数値を入力するキーが−ド、選択回路
4は、例えばロータリースイッチあるいはリレー要素に
対するコード番号を入力するキー?−ド、制御回路7は
、例えばマイクロコンビ島−タ、表示回路8は、例えば
7セグメント(7桁)あるいはドツトマトリクス表示の
LED(発光ダイオード)表示器を用いて構成される。
上記構成において、制御回路7をマイクロコンビ具−夕
にて構成した場合、その動作は第7図にて示すフローチ
ャートに従って行なわれる。
先ずステラ7’71では選択回路4から選択されたリレ
ー要素を読み出す。ステ、f72ではステ、グア1で読
み出されたリレー要素に対する整定値を記憶回路5から
読み出す処理を行なう。そしてステ、f73ではステ、
f72の結果を表示回路8へ出力して表示処理を行なう
。ステ、プ74はヌイ、チロがオンしたか否かを判定す
る処理であり、オンしていないときはステ、プ71へ戻
る。
又、オンしたときはステ、グア5に処理を移し、ステ、
シフ5では数値設定回路3から整定値を読み出す処理を
行ない、そしてステ、7”76では記憶回路5に対して
整定値を書込む処理を行なう。
なお、この書き込み処理において、整定値を記憶回路5
に書き込む領域は、リレー要素毎に予じめ決められてお
シ、ヌテ、プ71で選択されたリレー要素に応じて領域
は決定される。ステ、f76の処理の終了後はステ、f
71へ戻る。
以上第7図で説明した処理を制御回路7が実行するので
、第6図の構成における整定操作手順は以下のようにな
る。
整定値を読み出す操作は、選択回路4によってリレー要
素を選択し、この選択されたリレー要素に対する整定値
が表示回路8に表示されることで行なわれる。整定値を
書き込む操作は、選択回路4によりリレー要素を選択し
、数値設定回路3により整定値を設定する。そして、ス
イ、チロをオンすることによシ、設定された整定値は記
憶回路5に書き込まれると同時に、表示回路8に表示さ
れる。
〔背景技術の問題点〕
上記した構成において、ディジタル演算処理部1は、マ
イクロコンビエータ等の半導体技術や回路基板の実装技
術の進歩によシ小形化が可能である。しかし整定装置旦
は操作員が操作するものであるため、操作上小形化でき
る限界があシ、シたがって保護継電装置全体としての小
形化は困難である。また前記した各リレー要素に対する
整定操作は、動作頻度が少ないにも拘らず、リレー整定
操作の重要性から高信頼度の整定装置旦が要求される。
そして整定装置至内の数値設定回路3と書き込みスイ、
チロを操作することによシ、整定値を容易に書き込める
ことは、整定値の誤設定を誘発し、この誤設定のために
MPU 1が誤動作してしまう虞れがある。
〔発明の目的〕
本発明は上記問題点を解決するためになされたものであ
シ、小形化と共に整定値の誤設定を防止し、かつ収納リ
レー要素の異なる複数の保護継電装置に対しても標準的
に使用可能な整定装置を備えたディジタル形保護継電装
置を提供することを目的としている。
〔発明の概要〕
本発明では、リレー要素を選択する選択手段と整定値を
記憶する記憶手段と選択されたリレー要素の整定値を表
示する表示手段及び制御手段とで構成された第1の整定
装置を備えたリレー本体部と、整定値を設定する数値設
定手段及び整定値を前記記憶手段に書き込むための書き
込み信号を出力するスイッチを備えた第2の整定装置と
を別体として分離して設け これらの夫々を接続手段を
介して接続する仁とによシ、第2の整定装置から整定値
の整定を可能とすると共に、リレー本体部のみでも整定
値の表示を可能とするものである。
〔発明の実施例〕
以下図面を参照して実施例を説明する。第1図は本発明
によるディジタル形保護継電装置の一実施例図であシ、
第1図(&)は構成図、第1図(b)は構造図である。
第1図(、)において、リレー本体部100はマイクロ
コンピュータ等のディジタル演算処理部(以下MPUと
云う)lと第1の整定装置ハとで構成されている。 M
PU 1は被保護系統の電気量v、tを入力すると共に
、第1の整定装置2人からの整定値を入力して大きさの
比較を行ない、被保護系統の故障の有無を判定し、有と
判定したときトリ。
プ信号Tripを出力する。なお、以上の内容は公知で
あるので詳細説明は省略する。
そして第1の整定装置島は、複数のリレー要素のうちか
ら特定のリレー要素を選択する選択回路4と、整定値の
読み出し、書き込み及び表示を制御する制御回路7と、
整定値を表示する表示回路8と、接続手段10を第1の
整定装置lムに接続するための第1の接続器11及び抵
抗器11とから構成されている。第2の整定装置11は
、整定値を設定する数値設定回路3′と、数値設定回路
31t、cて設定された整定値を第1の整定装置2Aの
記憶回路5に書き込むための書き込信号を出力するスイ
ッチ6′と、接続手段10を第2の整定装置L1に接続
するための第2の接続器12及び前記数値設定回路3′
、スイ、チロ′、第2の接続器間のデータの転送を行な
う第2のパス9′とから構成されている。また、13は
接続手段10内の一信号線であって、第1の接続器11
を介して第1の整定装置n内で、パス9に接続されると
共に、抵抗器14を介して5V(rlJ)電源に接続さ
れる。
更に信号線13は第2の接続器12を介して第2の整定
装置2B内でOV (rob) K接続される。
そして第1の整定装置lムと第2の整定装置印とは、接
続手段10を介して着脱可能となっている。なお、第1
図(b)に示すようにリレー本体部100は第1の整定
装置り人を内蔵しておシ、この第1の整定装置12と第
2の整定装置すとは分割されていて、接続線10にて容
易に着脱可能となっている。ここで数値設定回路3′は
、キーデートあるいは複数桁のディジタルスイッチで構
成でき、接続手段10はケーブル、光、マイクロ波ある
いは赤外線で構成できる。
また第2の整定装置nは、市販の計算機用Φ−ゲート入
力装置でもよい。
第2図は制御回路7内にて行なわれる処理例のフローチ
ャートである。
先ず、ステ、プ21では選択回路4にて選択されたリレ
ー要素を読み出す。ステップ22では前記したステ、f
21にて読み出されたリレー要素に対する整定値を記憶
回路5から読み出す処理を行なう。そしてこのステ、プ
22の結果は、ステ、プ23にて表示回路8へ出力し、
表示を行なう。
ステ、f24では第2の整定部11が接続されたか否か
を判定する処理であシ、接続されてなければステ、f2
1に処理を戻す。また、接続されたときはステ、ゾ25
に処理を移す。
ステップ25は書き込みのためのスイ、チロ′がオンし
たか否かを判定する処理であシ、オンしていないときは
ステ、7’21に処理を戻す。そしてオンしたときは、
ステラ7’26に処理を移して数値設定回路3′から整
定値を読み出す処理を行なう。
次いでステップ27において、記憶回路5に対して整定
値を書き込む処理を行なうが、この書き込み処理におい
て、整定値を記憶回路5に書き込む領域は、リレー要素
毎に予じめ決められ、ステ。
7#21で選択されたリレー要素に応じて領域は決定さ
れる。ステ、プ27終了後はステ、プ21に戻る。
次にステップ24の処理に関する回路構成について説明
する。信号線13は第1.の整定装置主ムと第2の整定
装置録とが接続されたか否かを判定するためのもので、
第2の整定装置2Bが第1の整定装置先人に接続されて
いない状態では、信号線13に対応するピットは「1」
であり、接続された状態では「0」となる。そこで制御
回路7は信号線13に対応するビットを監視し、これが
「1」であれば第1の整定装置2Aと第2の整定装置用
とが接続されていると判定し、また「0」であれば接続
されていないと判定する。
ここで、信号線13は第1の整定装置2A内で抵抗14
を介してO?ルトに接続されている。なお、第2の整定
装置炎上内で5デルトに接続する構成でありてもよい。
いずれにしても、制御回路7は、「O」であれば接続さ
れていないと判定し、「1」であれば接続されていると
判定する。
以上説明したステ、f24の処理に関する回路構成は、
上記構成に限定されず、以下に示す種々の回路構成にて
行なうことが可能である。
■ 特定の信号線を2水子じめ決めておき、この信号線
は第2の整定装置LJ内で互に接続されている。そして
制御回路7は、この2本の信号線を入力し、短絡か開放
かで接続の有無を判定する回路を用いる。
■ 第1の整定装置2Aまたは第2の整定装置11に切
換スイッチを備え、このスイッチを操作することで、接
続か否かを判定する回路を用いる。
■ 制御回路7は、第1の接続器11から入力する信号
が全て「1」であるか否かを判定する回路を用いる。
■ 従来側われている計算機端末装置と同様に、制御回
路7は、第2の整定装置2Bに接続確認信号を出力し、
この信号に対して応答があるか否かで判定する回路を用
いる。
以上の整定操作手順を整理すると次のようになる。
即ち、整定値を読み出す操作は、先ず選択回路4によシ
リレー要素を選択し、この選択されたリレー要素に対応
する整定値が表示回路8に表示される。
一方、整定値を書き込む操作は、選択回路4によシリレ
ー要素を選択し、接続手段10を介して第1の整定装置
ハと第2の整定装置旦とを接続する。そして数値設定回
路3’により整定値を設定し、書き込みスイ、チロ′を
押す。この結果、整定値は記憶回路5に書き込まれ、書
き込まれた整定値は表示回路8によシ表示される。
なお、リレー要素の選択は、第1の整定装置払と第2の
整定装置2Bとを接続した後に行なってもよいことは云
うまでもない。
上記実施例では第1の整定装置2Aと第2の整定装置互
1の接続の有無を判定するステップ24の処理を、制御
回路7にて行なっている。ここでステ、プ24の処理は
、よシ高い信頼性を確保するために行なわれるものであ
る。
即ち、ステラ7#24がない場合では、第1の整定装置
lムと第2の整定装置11が接続されていないときに、
スイッチ6′の信号線に対する第1の接続器11の端子
に雑音かのシ、ステ、プ25にて制御回路7は恰もスイ
ッチ6′がオンしていると判定し、その結果ステップ2
6に処理が移シ、整定値の誤設定を行なりてしまう危険
性がある。
しかし、回路規模を小さくシ、接続の有無を判定する処
理を簡単にする場合は、ステ、プ24は必要でなく、ス
テップ25において、制御回路7がスイッチ6′の信号
で接続の有無を判定する処理を行なうようにすることも
可能である。即ち、制御回路はスイ、チロ′がオンでな
いとき、ステップ21に処理を戻し、オンのときは第1
の整定装置2人と第2の整定装置2Bが接続されている
と判定し、ステ、プ26へ処理を移す動作を行なう。
この場合、ステ、プ24の処理に関する回路構成で説明
したような回路構成は不要である。
以上説明したように、第1図に示す構成によれば、第1
の整定装置1人は第2の整定装置11を接続しない状態
では、整定値の書き込みが不可能であるため整定値の誤
設定を防止でき、整定値の誤設定のためMPU 1が不
正動作することを防止できるものとなる。またリレー本
体部里と第2の整定装置玄1を分離したために、リレー
本体部100は小形化ひいては低価格化が可能となる。
更にリレー本体部出は、第1の整定装置聾を備えている
ため、第2の整定部長を接続することなしに、任意のリ
レー要素の整定値の表示が行なえることは云うまでもな
い。
第3図は本発明による他の実施例の構成図である。第3
図において第1図(、)と同一部分については同一符号
を付して説明を省略する。第3図において、旦は第2の
整定装置で、第1図(a)の構成にリレー要素を選択す
る第2の選択回路4′を付加した構成となっている。そ
の他の構成は第1図(、)と同様である。
第4図は第3図の構成における制御回路7の動作を説明
するフローチャートである。第4図において、ステップ
41は第1の整定装置り五に第2の整定装置■が接続さ
れたか否かを判定する処理であり、接続されていないと
きはステ、ゾ21に処理を移す。ステ、プ21〜ステ、
f23は第2図に示した同一記号の処理と同様であるの
で説明は省略する。そしてステラf23の終了後はステ
、プ41へ戻る。次にステップ41において第2の整定
装置■が接続されたときは、ステップ42へ処理を移す
。ステ、プ42では第2の選択回路4′によって選択さ
れたリレー要素を読み出し、ステ、グ43で読み出され
たリレー要素に対する整定値を記憶回路5から読み出す
処理を行なう。
そしてこのステ、デ43の結果は、ステ、プ44におい
て表示回路8に出力されて表示される。ステ、f25〜
ステ、f27は第2図に示した同一記号の処理と同様で
あるので説明は省略する。なお、ステ、グ27終了後は
ステ、プ41へ戻る。
ステ、プ41に関する回路構成は第2図のステ。
プ24で説明した種々の回路構成で行なうことができる
以上説明したように第3図の構成によれば第1の実施例
と同様な効果を奏するばかシか、第2の、整定装置2C
によって整定値を書き込むだけでなく、リレー要素の選
択が可能となる。したがって整定操作が容易にできるも
のとなる。
第5図は本発明による更に他の実施例の構成図である。
第5図において第1図(a)と同一部分については同一
符号を付して説明を省略する。
第5図において、■は第2の整定装置で、第1図(、)
の構成に第2の選択回路4′と第2の表示回路8′を付
加した構成となっている。その他の構成は第1図(、)
と同様である。そして制御回路7の動作は、第4図に示
したフローチャートと同様である。但し、前記した第2
の実施例(第3図)と異なり、ステップ41の処理は第
2の整定装置旦が接続されているか否かを判別する処理
であシ、同じくステップ44の処理は第2の表示回路8
′に表示するか、あるいは表示回路8と第2の表示回路
8′の両方に表示する処理となる。
第5図の構成によれば、第1の実施例(第1図)と同様
の効果を奏することができることは云うまでもないが、
更に第2の整定装置2Dを第1の整定装置真に接続する
ことで、第1の整定装置品を、操作することなく、整定
値の書き込み、リレー要素の選択及び選択されたリレー
要素に対する整定値の表示が可能であシ、また接続手段
10を長くすることにより、整定操作を遠隔で打力うこ
とができる。
〔発明の効果〕
以上説明した如く、本発明によればリレー本体部から数
値設定回路と書き込みスイッチとを備えた第2の整定装
置とを別体として分離するよう構成したので、リレー本
体部内にある第1の整定装置単独では整定値の書き込み
が不可能とな)、この結果整定値の誤設定が防止でき、
MPUの不正動作が防止できる。そしてリレー本体部の
小形化、低価格化ができ、しかも別体として分離した第
2の整定装置は、異なるリレー本体部に対しても標準的
に使用できる。更にリレー本体部だけでも第1の整定装
置を操作することKよって、リレー要素の整定値の表示
が可能となる。
【図面の簡単な説明】
第1図は本発明によるディジタル形保護継電装置の一実
施例図で、第1図(a)は構成図、第1図(b)は構造
図、第2図は第1図の構成における制御回路の動作説明
のフローチャート、第3図は本発明による他の実施例の
構成図、第4図は第3図の構成における制御回路の動作
説明のフローチャート、第5図は本発明による更に他の
実施例の構成図、第6図は従来構成図、第7図は従来例
図における制御回路の動作説明の70−チャートである
。 ■・・・リレー本体部 1・・・ディジタル演算処理部
主・・・整定装置    2 A ・・・第1の整定装
置2B、2C,2D−・・第2の整定装置3.3′・・
・数値設定回路 4・・・選択回路4′・・・第2の選
択回路 5・・・記基回路6.6′・・・スイッチ  
7・・・制御回路8・・・表示回路    8′・・・
第2の表示回路9・・・パス      10・・・接
続手段11・・・第1の接続器  12・・・第2の接
続器13・・・信号線

Claims (1)

    【特許請求の範囲】
  1. リレー要素を選択する選択手段と、前記選択手段によっ
    て選択されたリレー要素に対する整定値を表示する表示
    手段と、前記整定値を記憶する記憶手段とからなる第1
    の整定装置を有して複数のリレー要素の動作判定を行な
    うリレー本体部と、少なくとも前記整定値を設定する数
    値設定手段と、書き込み信号を発生する書き込み手段と
    からなる第2の整定装置とを別体として分離構成すると
    共に、前記リレー本体部と前記第2の整定装置とを接続
    するための接続手段を備え、前記リレー本体部と第2の
    整定装置との接続完了を条件に、前記第2の整定装置か
    らの整定値の設定操作が可能であることを特徴とするデ
    ィジタル形保護継電装置。
JP60096269A 1985-05-07 1985-05-07 デイジタル形保護継電装置 Pending JPS61258617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60096269A JPS61258617A (ja) 1985-05-07 1985-05-07 デイジタル形保護継電装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60096269A JPS61258617A (ja) 1985-05-07 1985-05-07 デイジタル形保護継電装置

Publications (1)

Publication Number Publication Date
JPS61258617A true JPS61258617A (ja) 1986-11-17

Family

ID=14160430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60096269A Pending JPS61258617A (ja) 1985-05-07 1985-05-07 デイジタル形保護継電装置

Country Status (1)

Country Link
JP (1) JPS61258617A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58198112A (ja) * 1982-05-12 1983-11-18 三菱電機株式会社 デ−タ表示装置
JPS59183409A (ja) * 1983-04-01 1984-10-18 Mitsubishi Electric Corp 数値制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58198112A (ja) * 1982-05-12 1983-11-18 三菱電機株式会社 デ−タ表示装置
JPS59183409A (ja) * 1983-04-01 1984-10-18 Mitsubishi Electric Corp 数値制御装置

Similar Documents

Publication Publication Date Title
KR890002330B1 (ko) 멀티프로세서 시스템
JPS61248118A (ja) 予め定義された文字列を発生される装置
EP0383899B1 (en) Failure detection for partial write operations for memories
US20040164990A1 (en) Method, controller and apparatus for displaying BIOS debug message
JPH05217361A (ja) メモリカード
JPS61258617A (ja) デイジタル形保護継電装置
EP0048848B1 (en) Device controlled by programmed modular controller means with selfchecking
EP0059758A1 (en) Numerical control unit
US4504829A (en) Electronic equipment
US4447889A (en) Method for controlling display of output of a programmable device
JPS6141411B2 (ja)
JP3186320B2 (ja) 記憶装置のアクセス制御回路
KR0147476B1 (ko) 컴퓨터의 입/출력 컨피그레이션 셋팅 시스템 및 방법
JPS5842544B2 (ja) メモリ−カ−ドのブロック選択装置
US4418395A (en) Digital data processing system with a value setting unit for protecting and controlling an electric power system
JP2659147B2 (ja) 評価用マイクロコンピュータ
JPS6246304A (ja) プログラマブルコントロ−ラ
JP2705055B2 (ja) 携帯用情報機器
JPS60247738A (ja) テキスト編集装置
Seward A Microprocessor Development System for the INTEL 8748 Microcomputer
KR940004181Y1 (ko) 라인 그래픽 캐릭터 코드의 처리회로
JPH01169645A (ja) メモリ装置
JPH0420212B2 (ja)
JPS6182258A (ja) 入出力装置
JPH05165980A (ja) ワンチップマイコン