JPS61255091A - フレキシブルプリント回路板組立体 - Google Patents

フレキシブルプリント回路板組立体

Info

Publication number
JPS61255091A
JPS61255091A JP60097116A JP9711685A JPS61255091A JP S61255091 A JPS61255091 A JP S61255091A JP 60097116 A JP60097116 A JP 60097116A JP 9711685 A JP9711685 A JP 9711685A JP S61255091 A JPS61255091 A JP S61255091A
Authority
JP
Japan
Prior art keywords
integrated circuit
flexible printed
printed circuit
circuit board
fpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60097116A
Other languages
English (en)
Inventor
忠治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60097116A priority Critical patent/JPS61255091A/ja
Publication of JPS61255091A publication Critical patent/JPS61255091A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフレキシブルプリント回路板組立体に関し、特
に集積回路素子を直接フレキシブルプリント回路板に搭
載したフレキシブルプリント回路板組立体に関する。
〔従来の技術〕
抵抗、コンデンサおよび半導体集積回路素子等の電気部
品を搭載するだめのプリント回路基板には、ポリイミド
フィルムまたはポリエステルフィルム等の上に導体パタ
ーンを形成した回路基板で、特に柔軟性または可撓性を
有することを特徴とするフレキシブルプリント回路板(
以下F’PCと略称する)があり、広く使用されている
。上記のようなり” P Cに電気部品を搭載してなる
フレキシブルプリント回路板組立体(以下FPCアセン
ブリと略称する)には、製品機器の小形化や部品の実装
の高密度化の要請によってvk棟回路素子を直接F P
 C上に搭載したものがある。
この楡のFPCアセンブリは、第3図に示すように、硬
質の基板11の上に、可決性フィルム31の表面に導体
パターン32を形成したF’ P C30と集積回路素
子51とを接着剤61によって接着した後、′!Jk積
回路素子51の端子部51aとFPC30の導体パター
ン32の端子部32aとの間をリードワイヤー41で接
続することによって組み立てている。接続は通常、熱ま
たは超音波を伴った圧着による方法が用いられ、このた
め上記二つの端子部51aおよび32aには金メッキを
施し、またリードワイヤー41は金またはアルミニウム
を素材とする線材が用いられる。
一方、集積回路素子を含む電気部品の故障の多くは接続
箇所におけるリードワイヤの断線またはリードワイヤと
端子部との剥離により発生していることが明らかになっ
ている。このため、より確実な接続方法を開発すると共
に接続箇所の数を減らすことが、信頼性の向上には不可
欠である。
〔発明が解決しようとする問題点」 上述のように、従来のFPCアセンブリは集積回路素子
とFPCとの双方に接続箇所を有しているため、接続箇
所の数は集積回路素子の端子数の2倍であってその数が
多く、シたがって接続作業に多大な工数を喪すると共に
、組み立てられたFPCアセンブリの信頼性が乏しいと
いう問題点がある。
本発明の目的は上記の従来のF P Cアセンブリが有
する問題点を解決して、集積回路索子の接続のだめの作
業工数が少なくかつ信頼性の高いFPCアセンブリを提
供することにある。
〔問題点を解決するための手段〕
本発明のフレキシブルプリント回路板組立体は、硬質の
基板と、少くとも1箇の集積口M索子と。
可撓性の絶縁フィルム上に電気回路を形成する導体パタ
ーンを被着したフレキシブルプリント回路板とを有する
フレキシブルプリント回路板組立体であって、前記フレ
キシブルプリント回路板の前記導体パターンが前記集積
回路素子のベレット上の端子部に適合する寸法および形
状に形成された端子部を有し、Fjd記基板基板記来積
回路と前記フレキシブルプリント回路板とを接合し、か
つ前記集積回路素子のベレット上前記端子部に前記導体
パターンの前記端子部を直接接続して構成される。
〔実施例〕
次に本発明について実施例を示す図面を参照して説明す
る。第1図は本発明のFPCアセンブリの一実施例を示
す斜視図、第2図は第1図のA−A断面図である。第1
図および第2図を参照するに1本実施例はたとえばアル
ミニウム合金製の基板ll上に、集積回路素子51とた
とえはポリイミド掬脂を素材とする可読性フィルム31
上に導体パターン33を形成したFPC30とを接着剤
61によって接着した後、導体パターン33の一部に形
成されたリード状の端子部33aを集積回路素子51の
端子部51aに熱圧着により接続することによって組み
立てられる。上記のF P C30には搭載すべき集積
回路索子51の外形よりゃ\大きな形状の穴が設けられ
ている。またFPC30は、可読性フィルム31上に導
体シートを接着した後、その導体シートを搭載すべき集
積回路素子51の端子部51aに適合する形状のリード
状の端子部33aおよび所定の゛−電気回路有するよう
にエツチング加工して導体パターン33を形成し、しか
る彼上記のリード状の端子部33aを金メッキし、さら
に集積回路索子51の厚さに適合するよう曲り加工を施
して形成する。
上述のl” P C30を用いて集積回路素子を搭載す
るには、まず基板11上に集積回路素子51を接着し1
次にFPC30の穴を集積回路素子51に合わせて位置
決めし、導体パターン33のリード状の端子部33aと
集積回路素子51の端子部Staとが一致するようにそ
れらの位置を合わせてFPC30を基&11に接着剤6
1で接着した後、集積回路素子51の端子部51aとF
 P C30の導体パターン33のリード状の端子部3
3aとを熱圧着によって接続するという工程順序をとる
ことにより容易に組み立てることができる。このとき%
FPC30の導体パターン33のリード状の端子部33
aは全箇所が前述のようにlk讃回路索子51の端子部
51aに適合するようにあらかじめ加工されているため
、−腹位置を合わせてしまえば全箇所同時の熱圧着工事
が可能である。
本実施例に示される本発明の特徴はFPC30の導体パ
ターン33をリードワイヤを仲介せずに直接集積回路素
子51の端子部51aに接続することにある。このこと
により本発明のFPCアセン7” I7では第3図に示
す従来のFPCアセンブリに比較して、接続箇所の数を
半減させることが可能である。
前述のようにFPCアセンブリの信頼性はそれに含まれ
る接続箇所の数に密接な関係があるため、本発明による
FPCアセンブリは接続箇所の数を半減させることによ
って信頼性を向上させることができる。また、接続箇所
の数が半減することにより、接続のための作業工数もほ
は半減させることができる。さらに加えて、前述のよう
に全接続箇所を同時に熱圧着する工事方法を採用すれば
、更に大幅な作業工数の低減が可能となる。
上記の実施例は1箇の集積回路素子のみを搭載した例を
示したが、当然2個以上の集積回路素子や抵抗またはコ
ンデンサ等の他の電気部品を搭載することも可能であり
、同様の効果が得られる。
また、本実施例では集積回路とFPCの導体パターンと
を熱圧着により接続する方法を採用しているが、超音波
圧着や半田付けによる接続も可能である。
〔発明の効果〕
以上説明したようK、本発明は硬質の基板と集積回路素
子とFPCを含むF’PCアセンブリにおいて、FPC
の導体パターンの一部に集積回路素子の端子部に適合す
る寸法に加工された端子部を形成し、上記の基板に集積
回路素子とFPCを接着し、かつ集積回路素子の端子部
KFPCの導体パターンの端子部を直接接続することに
よって接続箇所の数を減少せしめるため、こnによって
信頼性の高くかつ接続のための作業工数の少ないFPC
アセンブリが得られるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す斜視図、第2図は第1
図のA−Alll’r面図、第3図は従来のフレキシブ
ルプリント回路板組立体−例の断面図である。 11・・・・・・基板、30・・・・・・フレキシブル
プリント回路板、31・・・・・・可撓性フィルム、3
2,33−°゛′°°導体パターン、33a・・・・・
・リード状の端子部、51・・・・・・集積回路素子、
51a・・・・・・端子部、61・・・・・・接着剤。 −゛「

Claims (1)

  1. 【特許請求の範囲】  硬質の基板と、少くとも1箇の集積回路素子と、可撓
    性の絶縁フィルム上に電気回路を形成する導体パターン
    を被着したフレキシブルプリント回路板とを有するフレ
    キシブルプリント回路板組立体であって、前記フレキシ
    ブルプリント回路板の前記導体パターンが前記集積回路
    素子のペレット上の端子部に適合する寸法および形状に
    形成された端子部を有し、前記基板に前記集積回路と前
    記フレキシブルプリント回路板とを接合し、かつ前記集
    積回路の 素子のペレット上前記端子部に前記導体パターンの前記
    端子部を直接接続することを特徴とするフレキシブル回
    路板組立体。
JP60097116A 1985-05-08 1985-05-08 フレキシブルプリント回路板組立体 Pending JPS61255091A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60097116A JPS61255091A (ja) 1985-05-08 1985-05-08 フレキシブルプリント回路板組立体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60097116A JPS61255091A (ja) 1985-05-08 1985-05-08 フレキシブルプリント回路板組立体

Publications (1)

Publication Number Publication Date
JPS61255091A true JPS61255091A (ja) 1986-11-12

Family

ID=14183597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60097116A Pending JPS61255091A (ja) 1985-05-08 1985-05-08 フレキシブルプリント回路板組立体

Country Status (1)

Country Link
JP (1) JPS61255091A (ja)

Similar Documents

Publication Publication Date Title
JP2840317B2 (ja) 半導体装置およびその製造方法
US5470796A (en) Electronic package with lead wire connections and method of making same
JPH06314860A (ja) 可撓性回路基板
JPS61255091A (ja) フレキシブルプリント回路板組立体
JPS61168990A (ja) プリント回路基板
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JPS62179794A (ja) 電気回路配線板
JPH064630Y2 (ja) 小型電装品におけるケ−ブルハ−ネス接続構造
JPH05235498A (ja) 突起電極付プリント回路基板および接合方法
JPH046212Y2 (ja)
JPS60129897A (ja) 小型電子機器
JPS6188471A (ja) コネクタ−
JP2766361B2 (ja) 半導体装置
JPH04241447A (ja) 半導体モジュール
JPH0119166Y2 (ja)
JP2003208937A (ja) 極細多芯ケーブルの端末接続部及びその端末接続方法
JPS62190791A (ja) 配線基板およびコネクタ
JPH06309523A (ja) メモリカード
JPH0331085Y2 (ja)
JP2000299544A (ja) リジッド回路基板の接続構造
JPH01287987A (ja) 混成集積回路
JPH0351900Y2 (ja)
JPS58125898A (ja) プリント配線板の接続方式
JPS5848496A (ja) 小型電子回路部品構体
JPS617658A (ja) ハイブリツドicの接続変更方法