JPS61252708A - パワ−オンリセツト回路 - Google Patents
パワ−オンリセツト回路Info
- Publication number
- JPS61252708A JPS61252708A JP9433085A JP9433085A JPS61252708A JP S61252708 A JPS61252708 A JP S61252708A JP 9433085 A JP9433085 A JP 9433085A JP 9433085 A JP9433085 A JP 9433085A JP S61252708 A JPS61252708 A JP S61252708A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- differential amplifier
- output
- power
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、差動増幅器を使用したリセット回路に係わ
るもので、特に電源の投入時にリセット信号を出力する
パワーオンリセット回路に関する。
るもので、特に電源の投入時にリセット信号を出力する
パワーオンリセット回路に関する。
［発明の技術的背景］
従来、この種のパワーオンリセット回路は、例えば第３
図に示すように構成されている。図において、１１は差
動増幅器で、この差動増幅器１１の非反転入力端（＋）
には、電源Ｖｃｃが供給される電源端子１２と接地点間
に直列接続された抵抗１３と抵抗１４との接続点が接続
される。また、上記差動増幅器１１の反転入力端（−）
には、電源Ｖｃｃが供給される電源端子１５と接地点間
に接続された抵抗１６とスイッチ１７との接続点が接続
される。上記差動増幅器１１の反転入力端（−）と接地
点間には、コンデンサ１８が接続される。そして、上記
差動増幅器１１の出力端には、リセット信号Ｒ８を出力
する出力端子１９が接続されるとともに、帰還抵抗２０
を介して非反転入力端（＋）が接続される。
図に示すように構成されている。図において、１１は差
動増幅器で、この差動増幅器１１の非反転入力端（＋）
には、電源Ｖｃｃが供給される電源端子１２と接地点間
に直列接続された抵抗１３と抵抗１４との接続点が接続
される。また、上記差動増幅器１１の反転入力端（−）
には、電源Ｖｃｃが供給される電源端子１５と接地点間
に接続された抵抗１６とスイッチ１７との接続点が接続
される。上記差動増幅器１１の反転入力端（−）と接地
点間には、コンデンサ１８が接続される。そして、上記
差動増幅器１１の出力端には、リセット信号Ｒ８を出力
する出力端子１９が接続されるとともに、帰還抵抗２０
を介して非反転入力端（＋）が接続される。
上記のような構成において、電源ＶＣＣが投入あるいは
電源ＶＣＣが供給された状態でスイッチ１７が押圧（オ
ン）されると、差動増幅器１１の非反転入力端（＋）の
電位が立ち上がるとともに、反転入力端（−）の電位が
コンデンサ１８と抵抗１６との時定数によりゆっくりと
立ち上がる。この状態では、差動増幅器１１の出力はハ
イレベルとなっている。上記非反転入力端（＋）の電位
は、電源電圧Ｖｃｃを抵抗１３と１４とで分圧した値で
あるため、所定ｖｆＷｉ経過すると反転入力端（−）の
電位が上記非反転入力端（＋）の電位より高くなる。こ
Φ時、差動増幅器１１の出力が反転してローレベルとな
り、リセット信＠Ｒ８が出力される。上記差動増幅器１
１の出力がローレベルとなると、帰還抵抗２０の働きに
より差動増幅器１１の反転レベルが上記入力電圧の上昇
時より低下し、多少入力電圧が変化してもその出力が反
転しないようになる。このように、電源の投入時にリセ
ット信号Ｒ８を出力して各回路を初期化するとともに、
差動増幅器１１にヒステリシス特性を持たせることによ
り、リセット信号Ｒ８の安定化を図っている。
電源ＶＣＣが供給された状態でスイッチ１７が押圧（オ
ン）されると、差動増幅器１１の非反転入力端（＋）の
電位が立ち上がるとともに、反転入力端（−）の電位が
コンデンサ１８と抵抗１６との時定数によりゆっくりと
立ち上がる。この状態では、差動増幅器１１の出力はハ
イレベルとなっている。上記非反転入力端（＋）の電位
は、電源電圧Ｖｃｃを抵抗１３と１４とで分圧した値で
あるため、所定ｖｆＷｉ経過すると反転入力端（−）の
電位が上記非反転入力端（＋）の電位より高くなる。こ
Φ時、差動増幅器１１の出力が反転してローレベルとな
り、リセット信＠Ｒ８が出力される。上記差動増幅器１
１の出力がローレベルとなると、帰還抵抗２０の働きに
より差動増幅器１１の反転レベルが上記入力電圧の上昇
時より低下し、多少入力電圧が変化してもその出力が反
転しないようになる。このように、電源の投入時にリセ
ット信号Ｒ８を出力して各回路を初期化するとともに、
差動増幅器１１にヒステリシス特性を持たせることによ
り、リセット信号Ｒ８の安定化を図っている。
［背景技術の問題点コ
しかし、上記のような構成では、差動増幅器１１のヒス
テリシスの幅が狭いため、例えば第４図（ａ）に示すよ
うに入力電圧レベルが変動した場合、第４図（ｂ）に示
すように時刻ｔ１．ｔ２間において差動増幅器１１の出
力がローレベルとなってリセット信号Ｒ８が出力され、
誤動作を招く欠点がある。なお、第４図（ａ）、（ｂ）
において、ＶＩＨは差動増幅器１１のハイレベル側の反
転電圧、ＶＩＬは差動増幅器１１のローレベル側の反転
電圧、ＶＯＲは差動増幅器１１の出力のハイレベル、Ｖ
ａＬは差動増幅器１１の出力のローレベルである。
テリシスの幅が狭いため、例えば第４図（ａ）に示すよ
うに入力電圧レベルが変動した場合、第４図（ｂ）に示
すように時刻ｔ１．ｔ２間において差動増幅器１１の出
力がローレベルとなってリセット信号Ｒ８が出力され、
誤動作を招く欠点がある。なお、第４図（ａ）、（ｂ）
において、ＶＩＨは差動増幅器１１のハイレベル側の反
転電圧、ＶＩＬは差動増幅器１１のローレベル側の反転
電圧、ＶＯＲは差動増幅器１１の出力のハイレベル、Ｖ
ａＬは差動増幅器１１の出力のローレベルである。
このように、ヒステリシス特性の幅が狭いとノイズ等に
より差動増幅器１１の出力が容易に反転して誤動作を招
き易く、改良が望まれている。
より差動増幅器１１の出力が容易に反転して誤動作を招
き易く、改良が望まれている。
［発明の目的〕
この発明は、上記のような事情を鑑みてなされたもので
、その目的とするところは、ヒステリシス特性をより顕
著にする（反転入力電圧Ｖｓｏ。
、その目的とするところは、ヒステリシス特性をより顕
著にする（反転入力電圧Ｖｓｏ。
ＶＩＬの幅を広げる）ことにより、ノイズ等による入力
電圧の変動に強いパワーオンリセット回路を提供するこ
とである。
電圧の変動に強いパワーオンリセット回路を提供するこ
とである。
［発明の概要］
すなわち、この発明においては、上記の目的を達成する
ために、前記第３図における帰還抵抗２０に代えてダイ
オードを設け、このダイオードの順方向の抵抗値と逆方
向の抵抗値とが異なることを利用してヒステリシスの幅
（反転入力電圧ＶＩＨ。
ために、前記第３図における帰還抵抗２０に代えてダイ
オードを設け、このダイオードの順方向の抵抗値と逆方
向の抵抗値とが異なることを利用してヒステリシスの幅
（反転入力電圧ＶＩＨ。
ＶＩＬの幅）を広げている。
［発明の実施例］
以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第３図と同一構成部には同
じ符号を付してその゛詳細な説明は省略する。すなわち
、前記第３図における帰還抵抗２０に代えて、差動増幅
器１１の出力端と非反転入力端（＋）との間にダイオー
ド２１を設けたもので、このダイオード２１のアノード
は非反転入力端（＋）に、カソードは出力端にそれぞれ
接続している。
する。第１図において、前記第３図と同一構成部には同
じ符号を付してその゛詳細な説明は省略する。すなわち
、前記第３図における帰還抵抗２０に代えて、差動増幅
器１１の出力端と非反転入力端（＋）との間にダイオー
ド２１を設けたもので、このダイオード２１のアノード
は非反転入力端（＋）に、カソードは出力端にそれぞれ
接続している。
上記のような構成において動作を説明する。電源ＶＣＣ
が投入あるいは電ｍｖｃｃが供給された状態でスイッチ
１７が押圧（オン）されると、差動増幅器１１の非反転
入力端（＋）の電位が立ち上がるとともに、反転入力端
（−）の電位がコンデンサ１８と抵抗１６との時定数に
よりゆっくりと立ち上がる。この状態では、差動増幅・
器１１の出力はハイレベルとなっている。従って、ダイ
オード２１は逆バイアス状態となり、出力のハイレベル
は非反転入力端（＋）には帰還されない。上記非反転入
力端（＋）の電位は、電源電圧ＶＣＣを抵抗１３と１４
とで分圧した値であるため、所定時間経過すると反転入
力端（−）の電位が上記非反転入力端（＋）の電位より
高くなる。この時、差動増幅器１１の出力が反転してロ
ーレベルとなり、リセット信号Ｒ８が出力される。この
状態では、ダイオード２１は順方向バイアスとなり、非
反転入力端（＋）から出力端に電流が流れて非反転入力
端（＋）の電位が低下する。これによって、差動増幅器
１１の出力が反゛転してローレベルとなる（リセット信
号Ｒ８が出力される）のが反転入力端（−）の電位が充
分高くなるまで遅らされる。従って、反転入力電圧ＶＩ
Ｈが高くなり、ヒステリシスの幅を広げることができる
。
が投入あるいは電ｍｖｃｃが供給された状態でスイッチ
１７が押圧（オン）されると、差動増幅器１１の非反転
入力端（＋）の電位が立ち上がるとともに、反転入力端
（−）の電位がコンデンサ１８と抵抗１６との時定数に
よりゆっくりと立ち上がる。この状態では、差動増幅・
器１１の出力はハイレベルとなっている。従って、ダイ
オード２１は逆バイアス状態となり、出力のハイレベル
は非反転入力端（＋）には帰還されない。上記非反転入
力端（＋）の電位は、電源電圧ＶＣＣを抵抗１３と１４
とで分圧した値であるため、所定時間経過すると反転入
力端（−）の電位が上記非反転入力端（＋）の電位より
高くなる。この時、差動増幅器１１の出力が反転してロ
ーレベルとなり、リセット信号Ｒ８が出力される。この
状態では、ダイオード２１は順方向バイアスとなり、非
反転入力端（＋）から出力端に電流が流れて非反転入力
端（＋）の電位が低下する。これによって、差動増幅器
１１の出力が反゛転してローレベルとなる（リセット信
号Ｒ８が出力される）のが反転入力端（−）の電位が充
分高くなるまで遅らされる。従って、反転入力電圧ＶＩ
Ｈが高くなり、ヒステリシスの幅を広げることができる
。
すなわち、第２図（ａ）に示すように、前記第４図（ａ
）と同じ入力電圧が入力された場合には、反転入力電圧
ＶＩＭが充分高くなった時刻ｔ１にリセット信号Ｒ８（
ローレベル）が出力されるので、第２図（ｂ）に示すよ
うにノイズ等による入力電圧の変動があっても誤動作せ
ず、確実にリセット信号Ｒ８を出力できる。
）と同じ入力電圧が入力された場合には、反転入力電圧
ＶＩＭが充分高くなった時刻ｔ１にリセット信号Ｒ８（
ローレベル）が出力されるので、第２図（ｂ）に示すよ
うにノイズ等による入力電圧の変動があっても誤動作せ
ず、確実にリセット信号Ｒ８を出力できる。
［発明の効果］ ゛以上説明した
ようにこの発明によれば、ヒステリシス特性をより顕著
にすることにより、ノイズ等による入力電圧の変動に強
いパワーオンリセット回路が得られる。
ようにこの発明によれば、ヒステリシス特性をより顕著
にすることにより、ノイズ等による入力電圧の変動に強
いパワーオンリセット回路が得られる。
第１図はこの発明の一実施例に係わるパワーオンリセッ
ト回路を示す図、第２図は上記第１図の回路の動作につ
いて説明するための図、第３図は従来のパワーオンリセ
ット回路を示す図、第４図は上記第３図の回路の動作に
ついて説明するための図である。 １１・・・差動増幅器、１２． ｉｓ・・・電源端子、
１３．１４゜１６・・・抵抗、１７・・・スイッチ、１
８・・・コンデンサ、１９・・・出力端子、２１・・・
ダイオード、■ＣＣ・・・電源、Ｒ８・・・リセット信
号。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 （ａ） 時間■＝ 第２ＷＩ 第３図 第４図 （ａ） （ｂ） 咽（Ｔ）□
ト回路を示す図、第２図は上記第１図の回路の動作につ
いて説明するための図、第３図は従来のパワーオンリセ
ット回路を示す図、第４図は上記第３図の回路の動作に
ついて説明するための図である。 １１・・・差動増幅器、１２． ｉｓ・・・電源端子、
１３．１４゜１６・・・抵抗、１７・・・スイッチ、１
８・・・コンデンサ、１９・・・出力端子、２１・・・
ダイオード、■ＣＣ・・・電源、Ｒ８・・・リセット信
号。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 （ａ） 時間■＝ 第２ＷＩ 第３図 第４図 （ａ） （ｂ） 咽（Ｔ）□
Claims (1)
- 差動増幅器にヒステリシス特性を持たせ、電源の投入時
、この差動増幅器の出力端からリセット信号を出力する
パワーオンリセット回路において、前記差動増幅器にダ
イオードを使用して負帰還をかけることを特徴とするパ
ワーオンリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9433085A JPS61252708A (ja) | 1985-05-01 | 1985-05-01 | パワ−オンリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9433085A JPS61252708A (ja) | 1985-05-01 | 1985-05-01 | パワ−オンリセツト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61252708A true JPS61252708A (ja) | 1986-11-10 |
Family
ID=14107268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9433085A Pending JPS61252708A (ja) | 1985-05-01 | 1985-05-01 | パワ−オンリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61252708A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03432U (ja) * | 1989-05-24 | 1991-01-07 | ||
| JP2013034382A (ja) * | 2012-11-14 | 2013-02-14 | Mitsubishi Electric Corp | ゲート駆動装置 |
-
1985
- 1985-05-01 JP JP9433085A patent/JPS61252708A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03432U (ja) * | 1989-05-24 | 1991-01-07 | ||
| JP2013034382A (ja) * | 2012-11-14 | 2013-02-14 | Mitsubishi Electric Corp | ゲート駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| JPS61252708A (ja) | パワ−オンリセツト回路 | |
| JPH0521445B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US2528569A (en) | Voltage regulator circuit | |
| JPH0332113Y2 (ja) | ||
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JPH026678Y2 (ja) | ||
| JPS6241453Y2 (ja) | ||
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
| US4340865A (en) | Electric amplifier circuits that respond to an input signal of either polarity to produce an output signal having a polarity corresponding to that of the input signal | |
| JPS632888Y2 (ja) | ||
| JPS59203963A (ja) | レベル判定回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPS5813924B2 (ja) | テイデンゲンカイロ | |
| KR800001233B1 (ko) | 베이스 클립회로 | |
| JP3066092B2 (ja) | 定電流回路 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JPS6338889B2 (ja) | ||
| KR0156673B1 (ko) | 전원전압 감시회로 | |
| JPS6028308A (ja) | オペアンプのバイアス回路 | |
| JPS6218979Y2 (ja) | ||
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JPS5958903A (ja) | 増幅回路 |