JPS61251936A - 仮想計算機システム - Google Patents
仮想計算機システムInfo
- Publication number
- JPS61251936A JPS61251936A JP9423485A JP9423485A JPS61251936A JP S61251936 A JPS61251936 A JP S61251936A JP 9423485 A JP9423485 A JP 9423485A JP 9423485 A JP9423485 A JP 9423485A JP S61251936 A JPS61251936 A JP S61251936A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- interrupt
- operand
- operand data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数の仮想計算機のそれぞれから1つの実計算機の制御
プログラムに割り込む際、各仮想計算機内のオペランド
データを割込み情報として付加することにより、オーバ
ーヘッドの減少を図る。
プログラムに割り込む際、各仮想計算機内のオペランド
データを割込み情報として付加することにより、オーバ
ーヘッドの減少を図る。
本発明は、仮想計算機システムに関するものであり、特
に割込み時の制御方式に関する。
に割込み時の制御方式に関する。
現在、1つの実計算機上で1つ以上の仮想計算機を走行
させる仮想計算機システムは広く利用されている。
させる仮想計算機システムは広く利用されている。
第3図はこのようなシステムの概念図であり。
実計算機を制御するコントロールプログラム(以後CP
という)の下で、VMl、VM2.VM3.で示される
複数の仮想計算機(以後VMという)が時分割で動作す
るようになっている。
という)の下で、VMl、VM2.VM3.で示される
複数の仮想計算機(以後VMという)が時分割で動作す
るようになっている。
この場合、各VM内の命令1割込み等はそのままVM上
で実行されるが、システム制御に関する特権命令や割込
み等は、システムを制御するcpで実行される。
で実行されるが、システム制御に関する特権命令や割込
み等は、システムを制御するcpで実行される。
たとえば、あるVMでI10命令が発行された場合には
、VMからCPへ割込みを起させ、CPが実行するよう
になる。またIloからの割込みもCPが受取り、どの
VMに対応づけて処理するかをCPが判断し、VMには
、あたかもVM自身のみで動いているかのように反映さ
れる。
、VMからCPへ割込みを起させ、CPが実行するよう
になる。またIloからの割込みもCPが受取り、どの
VMに対応づけて処理するかをCPが判断し、VMには
、あたかもVM自身のみで動いているかのように反映さ
れる。
ここで、上記したようなシステムを制御する命令がVM
から発行されて、CPに割り込みが発生した場合を考え
る。CPが、その命令を実行するためには、命令のオペ
レーションコードとオペランドデータとを知ることが必
要である。
から発行されて、CPに割り込みが発生した場合を考え
る。CPが、その命令を実行するためには、命令のオペ
レーションコードとオペランドデータとを知ることが必
要である。
そのためには、CPが割込んだVMのアドレスからその
命令をフェッチして解読する方法をとることが考えられ
る。
命令をフェッチして解読する方法をとることが考えられ
る。
この方法によれば、まずVMにおける命令のフェッチア
ドレスを仮想アドレスから実アドレスに変換して命令フ
ェッチを実行し、さらにフェッチした命令について5オ
ペランドアドレスを作成し。
ドレスを仮想アドレスから実アドレスに変換して命令フ
ェッチを実行し、さらにフェッチした命令について5オ
ペランドアドレスを作成し。
それを同様に仮想アドレスから実アドレスに変換して、
オペランドデータのフェッチを実行する一連のシーケン
ス動作が必要となる。またこの際に。
オペランドデータのフェッチを実行する一連のシーケン
ス動作が必要となる。またこの際に。
システムの状態をCP走行状態からVM走行状態にいっ
たん戻す必要がある。
たん戻す必要がある。
その結果オーバーヘッドが大きくなって、 VMからC
Pに割込みをかけて命令実行が行なわれるたびにかなり
の時間がかかり、全体の処理効率を非常に悪くすること
になる。
Pに割込みをかけて命令実行が行なわれるたびにかなり
の時間がかかり、全体の処理効率を非常に悪くすること
になる。
このため、従来はVMが発行した命令によりCPへの割
込みが生じる際に、一般の割込み情報とは別に追加情報
として命令のオペレーションコードおよび実行に必要な
オペランドアドレスを渡すことにより、CP自身でこれ
らの情報を取得する場合に生じるオーバーヘッドの削減
を図っていた。
込みが生じる際に、一般の割込み情報とは別に追加情報
として命令のオペレーションコードおよび実行に必要な
オペランドアドレスを渡すことにより、CP自身でこれ
らの情報を取得する場合に生じるオーバーヘッドの削減
を図っていた。
第4図は、cpが割込み情報により受け取ったオペラン
ドアドレスからオペランドデータをフェッチするまでの
手順をフローで示し、たちのである。
ドアドレスからオペランドデータをフェッチするまでの
手順をフローで示し、たちのである。
第4図に示されたフロー中のステップ■ないし■につい
て以下に簡単に説明する。
て以下に簡単に説明する。
■CPは1割込んだVMのpswから、VMがアドレス
変換モードにあるか否かを調べる。ここでアドレス変換
モードの場合には次に■を実行し、非変換モードの場合
には直ちに■を実行する。なお1通常はアドレス変換モ
ードになっている。
変換モードにあるか否かを調べる。ここでアドレス変換
モードの場合には次に■を実行し、非変換モードの場合
には直ちに■を実行する。なお1通常はアドレス変換モ
ードになっている。
■CPはオペランドアドレスを仮想アドレスから実アド
レスに変換する。
レスに変換する。
■■でアドレス変換例外が生じた場合にはVMへ割込み
をかけその例外を反映させるか、さもなければ■を実行
する。
をかけその例外を反映させるか、さもなければ■を実行
する。
■プリフィックス変換により、CPUごとに定められて
いる絶対アドレスを求める。次に■を実行する。
いる絶対アドレスを求める。次に■を実行する。
■■で求めた絶対アドレスに、実メモリ制御に基づくベ
ースアドレスを加算し、システム絶対アドレスを求める
。これは、そのVMに割当てられている実メモリの領域
のアドレスを求めることを意味する。次に■を実行する
。
ースアドレスを加算し、システム絶対アドレスを求める
。これは、そのVMに割当てられている実メモリの領域
のアドレスを求めることを意味する。次に■を実行する
。
■アドレスチェックを行ない、誤りがなければ■を実行
する。
する。
■記憶保護キーをチェックし、アクセス可能であれば■
を実行する。
を実行する。
■得られたアドレスを用いて、オペランドフェッチを実
行する。
行する。
上記したように、従来はVMからCPへ割込む際に、命
令のオペレーションコードとオペランドアドレスとをC
Pへ引き渡していたが、オペランドアドレスは仮想アド
レス形式のものであるため。
令のオペレーションコードとオペランドアドレスとをC
Pへ引き渡していたが、オペランドアドレスは仮想アド
レス形式のものであるため。
CPがオペランドデータをフェッチするためには。
第4図で説明したように、受け取ったオペランドアドレ
スについて、自身で仮想アドレスから実アドレスに変換
する処理を行なうか、あるいはシステムの状態を再びV
M走行状態に戻してオペランドを取得する必要があり、
オーバーヘッドは依然として解消されていなかった。
スについて、自身で仮想アドレスから実アドレスに変換
する処理を行なうか、あるいはシステムの状態を再びV
M走行状態に戻してオペランドを取得する必要があり、
オーバーヘッドは依然として解消されていなかった。
このため本発明は、VMからCPへの割込みの際に引き
渡す割込み情報として、オペレーションコードとオペラ
ンドデータとを提供し、CPが直ちに命令を実行できる
ようにするものである。
渡す割込み情報として、オペレーションコードとオペラ
ンドデータとを提供し、CPが直ちに命令を実行できる
ようにするものである。
第1図は1本発明の原理を示すブロック図である。
第1図において、1.2.3はそれぞれ仮想計算機(V
M + 、 V M z、 V M 3で表わす)、
そして4はコントロールプログラム(CPで表わす)、
5は割込み情報である。
M + 、 V M z、 V M 3で表わす)、
そして4はコントロールプログラム(CPで表わす)、
5は割込み情報である。
ある仮想計算機、たとえばVM、が走行している状態で
コントロールプログラムへの割込みとなる命令が発行さ
れたとき、仮想計算機システム■M、は、オペランドフ
ェッチを行なって、その命令のオペレーションコードお
よびオペランドを含む割込み情報5を作成して、コント
ロールプログラムCPに割込み要求を行なう。
コントロールプログラムへの割込みとなる命令が発行さ
れたとき、仮想計算機システム■M、は、オペランドフ
ェッチを行なって、その命令のオペレーションコードお
よびオペランドを含む割込み情報5を作成して、コント
ロールプログラムCPに割込み要求を行なう。
コントロールプログラムCPは、仮想計算機■M1から
の割込み要求に応答して2割込み情報5を解析し、命令
のオペレーションコードおよびオペランドを用いて直ち
に命令実行を行なう。
の割込み要求に応答して2割込み情報5を解析し、命令
のオペレーションコードおよびオペランドを用いて直ち
に命令実行を行なう。
本発明によれば、仮想計算機VMからコントロールプロ
グラムCPに割込みが行なわれたときに。
グラムCPに割込みが行なわれたときに。
オペランドフェッチをVM側で実行するため、CP側で
実行する場合にくらべて効率的に行なわれる。このため
オーバーヘッドが削減できる。
実行する場合にくらべて効率的に行なわれる。このため
オーバーヘッドが削減できる。
第2図は本発明の1実施例システムの説明図である。第
2図において、 1,2.3はそれぞれ仮想計算機(
VMI、VM2.VM3)、4はコントロールプログラ
ム(’CP)、5は割込み情報、6は実メモリ、7はL
CTL命令、8はオペランドデータを表セす・
、 たとえばV M +において■でシステム制御に関する
特権命令1例えばメモリからオペランドデータをフェッ
チするLCTL命令がフェッチされ、。
2図において、 1,2.3はそれぞれ仮想計算機(
VMI、VM2.VM3)、4はコントロールプログラ
ム(’CP)、5は割込み情報、6は実メモリ、7はL
CTL命令、8はオペランドデータを表セす・
、 たとえばV M +において■でシステム制御に関する
特権命令1例えばメモリからオペランドデータをフェッ
チするLCTL命令がフェッチされ、。
■′で発行されたとき、■の命令実行前に、これがCP
に対する割込みを必要とするものであることを識別する
と、そのオペランドアドレスに基づいて、■でオペラン
ドデータのフェッチを行ない。
に対する割込みを必要とするものであることを識別する
と、そのオペランドアドレスに基づいて、■でオペラン
ドデータのフェッチを行ない。
■でオペレーションコードおよび他の情報と組み合わせ
て割込み情報5を作成し、■でCPに対して割込みを行
なう。
て割込み情報5を作成し、■でCPに対して割込みを行
なう。
CPは、VMIからの割込みを受け付けると。
■で割込み情報5からオペレーションコードおよびオペ
ランドデータを取出し、そのVMがあたかも実行したよ
うに、命令を実行する。
ランドデータを取出し、そのVMがあたかも実行したよ
うに、命令を実行する。
以上のように本発明によれば、仮想計算機からコントロ
ールプログラムに割込む際、仮想計算機側においてアド
レス変換を行ない命令およびオペランドデータをフェッ
チし、オペレーションコードおよびオペランドデータを
用意するため、コントロールプログラム側ではオペラン
ドデータをフエッチするためのアドレス変換等を行なう
必要がなく、システムの処理効率が著しく改善される。
ールプログラムに割込む際、仮想計算機側においてアド
レス変換を行ない命令およびオペランドデータをフェッ
チし、オペレーションコードおよびオペランドデータを
用意するため、コントロールプログラム側ではオペラン
ドデータをフエッチするためのアドレス変換等を行なう
必要がなく、システムの処理効率が著しく改善される。
第1図は本発明の原理を示す概念図、第2図は本発明の
1実施例システムの説明図、第3図は一般的な仮想計算
機システムの構成図、第4図は従来のCPにおけるオペ
ランドデータフェッチの処理手順を示すフロー図である
。 第1図において。 1ないし3は仮想計算機(V M+、 V Mz、 V
M3)。 4はコントロールプログラム(CP)。 5は割込み情報 を表わす。 特許出願人 富士通株式会社 代理人弁理士 長谷用 文 廣(外1名)工0 イfL見・蓉↑育利匁・ンス j4
1実施例システムの説明図、第3図は一般的な仮想計算
機システムの構成図、第4図は従来のCPにおけるオペ
ランドデータフェッチの処理手順を示すフロー図である
。 第1図において。 1ないし3は仮想計算機(V M+、 V Mz、 V
M3)。 4はコントロールプログラム(CP)。 5は割込み情報 を表わす。 特許出願人 富士通株式会社 代理人弁理士 長谷用 文 廣(外1名)工0 イfL見・蓉↑育利匁・ンス j4
Claims (1)
- 【特許請求の範囲】 複数の仮想計算機が実計算機を制御するコントロールプ
ログラム上で動作する仮想計算機システムにおいて、 上記複数の仮想計算機の各々は、上記コントロールプロ
グラムへの割込みを要する命令を発行した際、その命令
のオペレーションコードおよびオペランドデータを取得
して割込み情報の一部に組み込んでから上記コントロー
ルプログラムに割込み要求を行ない、 上記コントロールプログラムは、仮想計算機からの割込
み要求を受け付けた際に、対応する割込み情報から命令
のオペレーションコードおよびオペランドデータを取り
出して実行することを特徴とする仮想計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9423485A JPS61251936A (ja) | 1985-05-01 | 1985-05-01 | 仮想計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9423485A JPS61251936A (ja) | 1985-05-01 | 1985-05-01 | 仮想計算機システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61251936A true JPS61251936A (ja) | 1986-11-08 |
Family
ID=14104613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9423485A Pending JPS61251936A (ja) | 1985-05-01 | 1985-05-01 | 仮想計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61251936A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308644A (ja) * | 1987-06-10 | 1988-12-16 | Fujitsu Ltd | 割込み処理制御方式 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59140566A (ja) * | 1983-01-31 | 1984-08-11 | Nec Corp | 情報処理装置 |
-
1985
- 1985-05-01 JP JP9423485A patent/JPS61251936A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59140566A (ja) * | 1983-01-31 | 1984-08-11 | Nec Corp | 情報処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308644A (ja) * | 1987-06-10 | 1988-12-16 | Fujitsu Ltd | 割込み処理制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6075937A (en) | Preprocessing of stored target routines for controlling emulation of incompatible instructions on a target processor and utilizing target processor feedback for controlling non-sequential incompatible instruction emulation | |
JP2965884B2 (ja) | コンピュータシステムにおいてクロスドメイン通話を検出及び実行するための方法及び装置 | |
US4347565A (en) | Address control system for software simulation | |
US6044220A (en) | Method and apparatus for operating a data processor to execute software written using a foreign instruction set | |
KR910001447B1 (ko) | 가상계산기능 시스템용 주기억장치 억세스 제어시스템 | |
JPS6258341A (ja) | 入出力割込処理方式 | |
JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
JPH0326414B2 (ja) | ||
US7058932B1 (en) | System, computer program product, and methods for emulation of computer programs | |
US5021991A (en) | Coprocessor instruction format | |
US7069205B1 (en) | System and method for emulating the operation of a video graphics adapter | |
JPH0523447B2 (ja) | ||
JPS61251936A (ja) | 仮想計算機システム | |
US4994961A (en) | Coprocessor instruction format | |
JPH0564375B2 (ja) | ||
JPH04227547A (ja) | 情報処理装置 | |
JP2005506630A (ja) | 低オーバヘッドの例外チェック | |
JPS62151938A (ja) | 命令処理方式 | |
JPH0754468B2 (ja) | 仮想計算機システム | |
JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
JP2510691B2 (ja) | 演算処理方法 | |
JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 | |
JP2557366B2 (ja) | 入出力手順変換装置 | |
JPS6338729B2 (ja) | ||
JPS5829051A (ja) | 演算処理装置 |